嵌入式秒表的设计.docVIP

《嵌入式系统及应用》 ——秒表设计 专 业： 班 级： 姓 名： 学 号： 201*年*月 一、设计要求 秒表计时范围0—999.999秒； 计时值采用字符型LCD显示； 具有计时开始、停止、复位等功能。 设计中时钟输入采用验证电路板上的50MHz作为基准； 程序设计尽可能考虑模块化、参数化设计思想，并遵循基本的格式规范，添加适当的注释及文档说明； 采用模块化设计方式，底层模块必须进行功能仿真； 编写设计总结报告。 二、设计原理 数字钟的读数电路是用两个六十进制和一个二十四进制(或十二进制)计数器实现的。六十进制计数器应由一个十进制计数器与一个六进制计数器组成，分别对秒(或分)的个位和十位进行计数。 本实验用二十四进制计数器作为“时”位计数器，它的计数序列是00，01，02…，23，00，…，也就是当计数器计到23时59分59秒时，若再输入一个秒脉冲，计数器就进到00时00分00秒。 数字钟计数电路的设计可用反馈归零法。当计数器正常读数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号随即将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00,01,02，…,59计数时，反