张德龙1207010128实验报告.docVIP

Verilog HDL实验报告 学院：应用科学学院 班级：电科12-1班 姓名： 张德龙 学号：1207010128 实验一 组合逻辑电路设计（1） 实验目的 熟悉FPGA设计流程； 熟悉DE2开发板的基本元件使用(开关、发光二极管)； 学习基本组合逻辑元件的Verilog HDL设计以及实现(数据选择器)； 掌握连续赋值语句使用； 实验内容 本实验的目的是学习如何连接一个简单的外部输入、输出器件到FPGA芯片以及如何在FPGA器件上实现逻辑电路控制简单外部器件。考虑使用DE2开发板上拨动开关SW17-0(toggle Switch)作为电路的输入。使用发光二极管(Light Emitt-ing Diodes，LEDs)和7段显示数码管(7-segment Display)作为电路的输出。 第1部分连续赋值语句 实验要求 1、新建Quartus II工程，选择Cyclone II EP2C35F672C6作为目标芯片，该芯片是DE2开发板上的FPGA芯片； 2、编写Verilog HDL代码加入到Quaruts II工程； 3、引脚分配，并编译工程该工程； 4、将编译好的电路下载到FPGA器件。扳动拨动开关观察相应的发光二极管显示，验证电路功能是否正确； 1.2实验代码 module par