时序逻辑电路ch6-2.ppt

一、组成任意进制计数器 1、异步置零法 2、同步置零法 例：用集成计数器74163和门电路组成的6进制计数器。 3、异步预置数法 例：用集成计数器74191和门电路组成的余3码10进制计数器。 4、同步预置数法 例：用集成计数器74160和非门组成7进制计数器。 例：用74160组成48进制计数器。 二、用计数器的输出端作进位/借位端 有的集成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位信号。 三、组成分频器 二进制计数器第m位输出端输出脉冲的频率是输入脉冲频率的1/2m，因此可用模N(=2n)计数器构成N分频器。 *四、组成顺序脉冲发生器 顺序脉冲信号——在时钟脉冲作用下产生的一组在时间上有一定先后顺序的脉冲信号。 *五、组成序列信号发生器 序列信号——在时钟脉冲作用下产生的一串周期性的二进制信号（串行数字信号）。 例：试用计数器74161和数据选择器设计一列发生器。 解：由于序列长度P=8，故将74161构成模8计数器； 用数据选择器74151产生所需序列。 * 例：用集成计数器74160和门电路组成6进制计数器。 6.5 集成计数器的应用★ （一） MN N 进制计数器→ M 进制计数器 进位输出 Y=Q2Q0 （适用于有“异步置零输入端”的计数器） C 0 CLK t 0 Q0 t 0 Q1 t 0 Q2 t 1 2 3 4 5 6 0 Q3 t 0 1 0 1 0 1 1 0 0 0 0 0 0 Y t Y=Q2Q0 时序图 0 RD t 【利用N进制计数器中的第M+1个状态SM译码，使置零端RD=0 ; 下一个CLK脉冲还未到，电路就已立即回到0000状态S0。】 第M+1个状态SM为暂态，还未稳定，就已消失。 电路输出 M个稳定状态，跳跃N-M个状态 S0 S1 S2 S3 SM-2 SM-1 SM SN-2 SN-3 SN-1 （适用于有“同步置零输入端”的计数器） C 进位输出 Y=Q2Q0 【利用N进制计数器中的第M个状态SM-1译码，使置零端RD=0 ， 下一个CLK脉冲到达后，电路立即回到0000状态S0。】 第M个状态SM-1包含在稳定状态的循环当中,不进入状态SM。 电路输出 M个稳定状态，跳跃N-M个状态 S0 S1 S2 S3 SM-2 SM-1 SM SN-2 SN-3 SN-1 （适用于有“异步置数端”的计数器） C/B 进位输出 Y=Q3Q2 【利用状态Si+1译码，使 LD=0; 下一个CLK脉冲到之前，已将要置入的数据Sj置入计数器中。 状态Si+1为暂态，还未稳定，已经消失。】 S0 Si Si+1 Si+2 Sj-1 Sj SN-2 SN-3 SN-1 N-M个状态 （可以从计数循环中的任何一个状态置入适当的数值跳越N-M个状态，得到M进制计数器） （适用于有“同步置数端”的计数器） C 【利用状态Si译码，使 LD=0; 等下一个CLK脉冲到来时，才将要置入的数据Sj置入计数器中。 状态Si为稳态。】 S0 Si Si+1 Si+2 Sj-1 Sj SN-2 SN-3 SN-1 N-M个状态 连线图 状态转换表 例： 状态转换图 进位输出 用74LS160构成六进制计数器，置入1001。 Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 LD=0 置入 1 Y 1 1 0 0 1 0010 0011 0100 1001 0000 0001 /0 /0 /0 /0 /0 Y=C=1 （Q3Q2Q1Q0 / Y） 跳过状态 （检查自启动情况略） LD Q3 Q2 Q1 Q0 C CP EP ET 74LS160 RD D3 D2 D1 D0 串行进位方式（异步级联）、 并行进位方式（同步级联）、 整体置零方式、整体置数方式。 （二）M N （用多片N进制计数器组合构成） 各片之间的连接方式为： 1、串行/并行进位方式 串行：低位片的进位输出C1——高位片的时钟输入信号CP2 并行：低位片的进位输出C1——高位片的工作状态控制信号 EP2、ET2 LD Q3 Q2 Q1 Q0 C CP EP