第2章辅导.docVIP

第2章 MCS-51单片机硬件结构和原理 重点与难点： 本章重点是让学生掌握MCS-51单片机引脚功能、单片机存储器结构和单片机工作方式。难点是数据存储器结构及内部数据存储器高128位单元专用存储器SFR的工作原理和方式。 教学基本要求： 熟悉MCS-51单片机40个引脚（DIP封装）及其功能； 掌握数据存储器结构，熟悉专用存储器SFR的工作原理和方式； 理解MCS-51单片机工作时序及其基本概念，时钟电路的结构和单片机的工作过程； 对MCS-51单片机复位、程序执行、单步执行、掉电保护、低功耗以及EPROM编程和校验6种工作方式有所了解，为以后学习指令系统和编写程序打下基础。 教学内容： 1．MCS-51单片机的内部结构； 2．MCS-51单片机的信号引脚； 3．MCS-51单片机的存储器； 4．输入/输出端口结构； 5．MCS-51单片机的时钟电路与时序； 6．MCS-51单片机的工作方式。 §2～1 .1所示。 1.电源引脚 VCC（40脚）——+5V电源 VSS（20脚）——地 2.时钟信号引脚 XTAL1（19脚）——芯片内部振荡电路（单级反相放大器）输入端。 XTAL2（18脚）——芯片内部振荡电路（单级反相放大器）输出端。 3.控制信号引脚 （1）RST/VPD（9脚）复位信号 时钟电路工作后，此引脚上出现两个机器周期的高电平，芯片内部进行初始复位，复位后片内寄存器置初值。 （2）ALE/;地址锁存信号 P0口作地址/数据复用口，P0口上的信息究竟是地址还是数据完全由ALE来定义，ALE高电平期间，P0口上一般出现地址信息，在ALE下降沿时，将P0口上地址信息锁存到片外地址锁存器，在ALE低电平期间P0口上一般出现指令和数据信息。平时不访问片外存贮器时，该端也以六分之一的时钟频率固定输出正脉冲。因而亦可作系统中其它芯片的时钟源。ALE可驱动8个TTL门。 对于EPROM型单片机，在EPROM编程时，此脚用于编程脉冲。 （3）（29脚）片外程序存贮器选通信号，低有效。 （4）/VPP（31脚）内、外程序存贮器选择信号。 4. I/O端口口线 有4个双向8位I/O口P0～P3，P0口为三态双向口，负载能力为8个LSTTL门电路，P1～P3为准双向口（用作输入时，口锁存器必须先写“1”），负载能力为4个LSTTL门电路。 表 P3口第二功能定义 口 线 第二功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 （外部中断0输入） P3.3 （外部中断1输入） P3.4 T0（外部计数器0触发输入） P3.5 T1（外部计数器1触发输入） P3.6 （外部数据存贮器写选通） P3.7 （外部数据存贮器读选通） §2～2 图2-1 MCS-51单片机芯片内部结构及逻辑框图 §2～4. 程序状态字PSW 它包含了程序状态信息。各位说明如下： CY AC F0 RS1 RS0 OV — (未用) P CY 进位标志。当进行加法或减操作最高位产生进位或借位时，被硬件置1，否则就被清除。 AC 辅助进位标志。当进行加法或减操作而产生由低4位（十进制的一个数字）向高4位数进位或借位时，AC将被硬件置1，否则就被清除。AC被用于十进制调整。 F0 用户标志位。用软件置位或清除。 RS1、RS0 工作寄存器组选择位。 （0,0）——R0～R7在区0（00H～07H） （0,1）——R0～R7在区1（08H～0FH） （1,0）——R0～R7在区2（10H～17H） （1,1）——R0～R7在区3（18H～1FH） OV 溢出标志。当执行算术指令时，由硬件置位或清除，以指示溢出状态。当执行ADD时， OV＝⊕ 同样，减法运算时， OV＝⊕ 因此，溢出标志在硬件上可以靠一个异或门获得。 P 奇偶标志。 每个指令周期都由硬件来置位或清零，以表示累加器A中值“1”的位数的奇偶性。若P＝1，则A中“1”的位数为奇数，否则P＝0。 5. B寄存器 在乘除法中用B寄存器。在其它指令中，B可作为RAM的一个单元来使用。 6.布尔处理器 以PSW中的CY为其累加器，一般记作C. 控制器 1. 程序计数器PC PC用于安放下一条要执行的指令地址（程序存贮器地址），是一个16位专用寄存器，因此寻址范围为0~64K（65535）。 2. 数据指针DPTR 16位的专用寄存器， 主要用保存16位地址，当对64KB外部RAM空间寻址时，作间址寄存器用。有两条传送指令MOVX A，@DPTR和MOVX @DPTR，A。在访问ROM时，DPTR可作为基址寄存器，采用基址＋变址寻址方式的指