第10章 编码和译码.ppt

第10章 编码与译码 10.1 伪随机序列 10.2 帧同步检出 10.3 RS码 10.4 Viterbi译码 10.1 伪随机序列 对于数字信号传输系统，传送的数字基带信号(一般是一个数字序列)由于载有的信息，在时间上往往是不平均的(比如数字化的语音信号)，对应的数字序列编码的特性不利于数字信号的传输。我们可以通过对数字基带信号预先进行“随机化”(加扰)处理，使得信号频谱在通带内平均化，改善数字信号的传输；在接收端进行解扰操作，恢复到原来的信号。 伪随机序列广泛应用于这类加扰、解扰操作中。下面以一类伪随机序列——m序列为例，用DSP Builder构建一个伪随机序列发生器。 10.1.1 m序列 m序列即最长线性反馈移位寄存器序列，是一种比较常见的伪随机序列发生器，可由线性反馈寄存器(Linear Feedback Shift Registers，LFSR)来产生。如图10-1所示。 图10-1中涉及的乘法和加法都是指模二运算中的乘法和加法，即逻辑与和逻辑异或。 要产生最长的线性反馈移位寄存器序列的n级移位寄存器，其特征多项式必须是n次本原多项式。 比如，可以生成m序列的5级LFSR的特征多项式为 10.1.2 m序列发生器模型 以 为例，利用DSP Builder构建一个伪随机序列发生器。 图10-2显示了上式的DSP Builder模型表示。这里采用相连的延时单元组作为移位寄存器，用异或(XOR)完成模二加运算，输出为mout。 不过图10-2所示的电路可能无法正常工作，这是由于DSP Builder默认的延时单元在开始工作时存储内容为0，而对于m序列来说，起始序列为全0，那么根据多项式，输出序列将为全0，全0序列不是正常的m序列。因此只要起始时寄存器中有一个为1，m序列就可以正常输出。为此，对图10-2的模型进行修改，修改后的模型见图10-3所示。 对图10-3的模型进行仿真，可得到一个伪随机序列，如图10-4所示。 10.2 帧同步检出 在数字通信系统中，同步是非常关键的。由于信号的远距离传输，不可避免地存在信号延时、干扰、非线性失真、收发两端的时钟偏差等。为保证数字传输信号的有效性，必须进行同步。 根据同步作用可以分为：载波同步、位同步、帧同步、网同步。本节以帧同步设计为例进行介绍。 在数字通信中，信号流的最小单元是码元，若干码元构成一个帧，若干个帧再构成一个复帧，……。在接收端，必须分辨出每个帧的起始和接收，否则将无法正确恢复信息。这种同步被称为帧同步(又称群同步)。 帧同步有很多实现方法，在此列举一种：连贯插入法。即在每一帧的开头连续插入一个特殊码组，比如巴克码。若在收端检测到该特殊码组的存在，就意味着帧开始了。 10.2.1 巴克码 巴克码是一个有限长的数字序列。一个n位巴克码序列 ，其中1≤i≤n，取值为+1或者-1，其局部自相关函数满足： 即当j=0时，巴克码的局部自相关函数达到峰值；j为其它值时，在附近波动，可以用作帧同步的特殊码组。符合上述自相关特性的码组是存在的，比如｛+1,+1,+1,-1,-1,+1,-1｝就是7位巴克码序列。 当j=0时， ,达到峰值； 当j=1时，R(i)=1； 当j=3、5、7时，R(i)=0； 当j=2、4、6时，R(i)=-1。 10.2.2 巴克码的检出模型 根据10.2.1小节介绍的原理，若需要在数字信号流中检出巴克码组，只要检测序列的自相关函数即可。 在Simulink环境中，建立一个DSP Builder模型，检出7位巴克码，序列为｛+1,+1,+1,-1,-1,+1,-1｝，如图10-5所示。 由Shift Taps模块完成输入序列存储，由bxp1m、bxn1m子系统模块完成运算。7输入加法器模块完成求和运算。注意，若要求帧同步输出脉冲没有延时，不能选择参数“Pipeline(流水线)”。 由Comparator比较器模块和Constant常数模块构成判决电路，Constant模块的值设为6，即只要序列局部自相关函数输出大于6，就