组合逻辑电路习题和答案要点.pptVIP

作业解答 题3.1 写出如图所示电路输出信号表达式，说明 其功能。 功能：实现的是同或运算 题3.2 写出如图所示电路输出信号表达式，说明 其功能。 实现的是全加功能 题3.5 用与非门设计能实现下列功能的组合电路。 （1）四变量表决电路——输出与多数变量的状态 一致。 题3.8 设计一个组合电路，其输入是四位二进制数 D=D3D2D1D0,要求能判断出下列三种情况： （1）D中没有1。 （2）D中有两个1。 （3）D中有奇数个1。 解：（1） （2） 题3.9 画出用三片四位数值比较器组成12位数值 比较器的连线图。 题3.11 用八选一数据选择器和门电路设计一个多 功能运算电路。 由真值表，得到： 八选一数据选择器的输出函数表达式为： 比较得： 题3.14 用二-十进制编码器、译码器、发光二极管七段显示器，组成一个一位数码显示电路。当0～9十个输入端中某一个接地时，显示相应数码。选择合适的器件，画出连线图。 题3.19 电话室需要对四种电话进行编码控制，优 先级 别最高的是火警电话，其次是急救电话，第 三是工作电话，第四是生活电话，试用与非门或 者或非门设计该控制电路。 题3.13 用集成二进制译码器和与非门实现下列逻辑 函数。 解：可以用二线-四线译码器，也可以用三线-八 线译码器。用二线-四线译码器： 解：用三线-八线译码器： 题3.16 用数据选择器74153实现下列逻辑函数。 解： 四选一数据选择器的输出函数表达式为： 令 则 题2.17 用VHDL描述2输入同或门，并用quartusII 完成其编译和波形仿真。 library ieee; use ieee.std_logic_1164.all; entity xxnor is port(a,b:in std_logic; y:out std_logic); end xxnor; architecture one of xxnor is begin y=a xnor b; end one; 程序： 仿真波形： 题2.18 用VHDL描述4输入与非门，并用quartusII 完成其编译和波形仿真。 library ieee; use ieee.std_logic_1164.all; entity nnand4 is port(a,b,c,d:in std_logic; y:out std_logic); end nnand4; architecture one of nnand4 is begin y=not(a and b and c and d); end one; 程序： 仿真波形： 用VHDL描述八选一数据选择器，并用quartusII 完成其编译和波形仿真。 library ieee; use ieee.std_logic_1164.all; entity mux81 is port(c0,c1,c2,c3,c4,c5,c6,c7:in std_logic; s:in std_logic_vector(2 downto 0); z:out std_logic); end mux81; 程序： architecture behavioral of mux81 is begin process(s) begin if (s=000)then z=c0; elsif(s=001)then z=c1; elsif(s=010)then z=c2; elsif(s=011)then z=c3; elsif(s=100)then z=c4; elsif(s=101)then z=c5; elsif(s=110)then z=c6; else z=c7; end if; end process; end behavioral; 仿真波形： 题3.17 用16×4位EPROM实现题3.13中函数，画 出连线图。 题3.18 用16×4位EPROM实现题3.16中函数，画 出连线图。 作业解答