Quartus II 64 bit v11项目建立以及使用Testbench方法.docVIP

下载本文档

6
0
约小于1千字
约 10页
2016-08-04 发布于河南
举报
版权申诉

Quartus II 64 bit v11项目建立以及使用Testbench方法.doc

1、本文档共10页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

Quartus II 64 bit v11项目建立以及使用Testbench方法

Quartus II 64 bit v11项目建立以及使用Testbench方法项目建立版本启动软件创建新项目点击:NEXT 设置路径,名称,顶层实体后,点击NEXT 选择器件 EDA工具设置,可跳过,后期设置. 配置结束. 创建文件创建块和原理图文件:FILE\NEW\BLOCK DIAGRAM /SCHEMATIC FILE 要求文件保存与实体名相同新建原理图文件,放置逻辑符号右键点击,并将此文件设置成顶层实体文件. 新建:File\NEW\verilog HDL file,文件名为ABCD.V 右键点击,并将此文件创建成符号逻辑文件EFGH. 形成符号文件:EFGH,在顶层文件中调用画逻辑图,并分配引脚. 保存,编译. 仿真过程仿真环境配置: 点击菜单栏中processing,选择start，选择start testbench template write。此时会自动生成testbench模板到项目文件夹simulation里面，后缀为.vt 在quatusii界面打开.vt文件，进行修改编辑。在项目管理窗器件上右击选择件Device打开如下界面点击按照.vt内容填写上面内容选择modelsim文件夹下.vt文件点击确认，所有设置就完成了点击ToolsRUN EDA simulation Tools simulation即可。若无错误，系统可自动调用Modesim,直到弹出仿真图形