微机原理(第四章存储器系统).pptVIP

为了兼顾以上三个方面的指标 通常采用三级存储器结构： 　　高速缓冲存储器、主存储器和辅助存储器。 其速度接近高速缓存的速度； 其容量接近辅存的容量； 位成本接近廉价慢速的辅存平均价格。 本章重点介绍半导体存储器的工作原理、计算机主存的构成和工作过程、存储器的层次结构。 静态RAM 动态RAM 例如假定地址信号为10位 单译码方式：2n＝1024根译码输出线。 双译码方式：分成两组，每组5位，则行译码后的输出线为25＝32根；列译码输出线也为25＝32根；共64根译码输出线。 容量较大的存储器系统，一般都采用双译码方式。 行、列时钟缓冲器：用以协调行、列地址的选通信号； ? 写允许时钟缓冲器：用以控制芯片的数据传送方向； ? 128读出放大器：接收由行地址选通的4×128个存储单元的信息，放大后写回原存储单元，实现刷新操作； ? 1/128行、列译码器： 分别用来接收7位的行、列地址，从 128×128个存储单元中选定某一单元，对其进行读/写操作。 一.利用门电路进行地址译码 三.组合电路译码电路 四.二级译码电路 4.5.3　地址映象 地址映象：为了把信息放到Cache中，必须应用某种函数把主存地址映象到Cache中定位。 地址变换：当信息按这种映象关系装入Cache后，系统在执行程序时，应将主存地址变换为Cache地址，这个变换过程叫做地址变换。 1．直接映象 每个主存地址映象到Cache中的一个指定地址的方式称为直接映象。 在直接映象方式下，主存中存储单元的数据只可调入Cache中的一个固定位置，如果主存中另一个存储单元的数据也要调入该位置，则将发生冲突。 直接映象函数可定义为： 　　　　j＝i mod 2N j是Cache中的块号；i是主存中的块号。 Cache被分成2N块，主存被分成同样大小的2M块 。 直接映象是一种最简单的地址映象方式，它的地址变换速度快，而且不涉及其它两种映象方法中的替换策略问题。 缺点是不够灵活，这使得Cache存储空间得不到充分利用，并降低了命中率。尤其是当程序往返访问两个相互冲突的块中的数据时，Cache的命中率将急剧下降。 2．全相联映象 全相联映象方式是最灵活但成本最高的一种方式，它允许主存中的每一个字块映象到Cache存储器的任何一个字块位置上，也允许从确实已被占满的Cache存储器中替换出任何一个旧字块。当访问一个块中的数据时，块地址要与Cache块表中的所有地址标记进行比较以确定是否命中。在数据块调入时，存在着一个比较复杂的替换策略问题，即决定将数据块调入Cache中什么位置，将Cache中哪一块数据调出到主存。 3．组相联映象 组相联映象方式是全相联映象和直接映象的一种折衷方案。 这种方法将存储空间分成若干组，各组之间是直接映象，而组内各块之间则是全相联映象。 在组相联映象方式下，主存中存储块的数据可调入Cache中一个指定组内的任意块中。它是上述两种映象方式的一般形式，如果组的大小为1时就变成了直接映象；如果组的大小为整个Cache的大小时就变成了全相联映象。 组相联映象函数可定义为： j＝（INT(i/2R) mod 2C）×2R十k Cache子块分成2C组，每组包含2R个字块 主存字块MM(i)　(0≤i≤2M-1)可以用映象函数映象到 Cache字块MN(j)　( 0≤j≤2N-1)上 在这种映象方式中，主存的第0块，第2N块， … 　第2N+l块，…，只能映象到Cache的第0块，而主存的第1 块，第2N十l块，第2N+1十1块，…，只能映象到Cache的第1块， 依次类推。 全相联方法只有在Cache中的块全部装满后才会出现块冲突，所以块冲突的概率低，Cache的利用率高。但全相联Cache中块表查找的速度慢，由于Cache的速度要求高，因此全部比较和替换策略都要用硬件实现，控制复杂，实现起来也比较困难。 这是一个理想的方案，但实际上由于它的成本太高而不能采用。 组相联映象方法在判断块命中以及替换算法上都要比全相联映象方法简单，块冲突的概率比直接映象方法的低，其命中率也介于直接映象和全相联映象方法之间。 Cache的命中率除了与地址映象的方式有关外，还与Cache的容量有关，Cache容量大，命中率高，但达到一定容量后，命中率的提高就不明显了。 例如，设C＝3位，R＝1位，主存字块15 可映象到Cache的哪一个字块中。 j ＝（INT(i/2R)mod 2C）×2R十k ＝(15/2 mod 8)×2十k ＝7×2十k ＝14十k 0≤k≤2R-1＝2-1＝1 即： k＝0或1 代入后得j＝14(k＝0)或15(k＝1)。 主存模块