dfsignoise应用解决pcb的si问题.docVIP

DF/SIGNOISE 应用解决PCB的SI问题 【摘 要】 本文介绍了在通讯产品开发中，利用Cadence公司的DF/SigNoise信号完整性分析工具模 块解决 PCB 设计中存在的信号完整性（Signal Integrity）问题。 【关键词 】 PCB设计 信号完整性 SI 一、引言 当今通讯产业的蓬勃发展，得益于通讯产品的日新月异。高性能的产品开发，硬件设计，已不能仅靠年久的经验或器件使用说明来完成，工程师在设计高速数字信号传输系统时，要面临信号完整性（Signal Integrity）、电磁干扰（EMI）、时序（Timing）等问题，设计需要强 有力的EDA工具支持。DF/SigNoise是CADENCE公司的PCB信号完整性分析工具，可用于分析解决高速、高密度的互联线信号传输问题。本文介绍了利用Cadence公司的 DF/SigNoise 解 决通讯产品开发中，一块高密度、多负载PCB板总线网络存在的信号完整性问题，取得了较为满意的效果，解决了存在的信号质量问题，有效地缩短了产品开发周期。 二、PCB板的信号完整性仿真分析 1、硬件设计简介 图1为该板设计的主要总线网络结构，该板为系统中一主要的单板，数据总线、配置总线及使用的元器件很多，使得该板的密度较高。总线等网络的数据都是双向传输，且是点到多点，该板采用八层板结构，两层电源、地，六层信号。 2、信号存在问题及仿真分析 由于该板第一样板设计的时间短，使得设计中的器件选型和PCB的布局布线存在不足，第一板在测试中发现下列问题：总线网络中，近端负载信号波形在上升沿或下降沿上阈值处有畸变发生， 主要驱动器间的信号过冲很大等等。 图2为该板第一板一典型总线网络中，驱动器的一近端负载的信号上升沿的测试波形，从图中可以看出，接收端的信号在上升沿的阈值处有畸变点，总线网络信号存在之一较普遍的现象，即图1中任一驱动端发出信号时，其近端接收端信号在上升/下降沿上出现信号畸变。 图2 总线网络一近端负载 的信号上升沿测试 波形 图3 总线网络 一近端负载的信号上升沿使用DF/SIGNOISE 的仿真波形 针对存在的问题，利用DF/SigNoise从器件选型和PCB布局布线等方面进行了较仔细的分析，图3为DF/SigNoise对同一网络的接收端的仿真结果，可以看出，仿真分析得到的信号波形与测试结果非常吻合，进一步分析表明，信号畸变的原因主要有两个方面，一是PCB总线布局布线存在一定问题，二是器件选型。 第一板总线采用的链式布局布线，近端接收端将承受远端重负载的反射，使得信号上升/下降沿上出现信号畸变。另外，器件较快的上升/下降时间将增大信号的畸变现象。 深圳金百泽电子科技股份有限公司（）成立于1997年，是线路板行业十强企业，总部设在深圳，研发和生产分布在深圳、惠州和西安等地，为客户提供产品研发的PCB设计、PCB快速制造、SMT加工、组装与测试及硬件集成等垂直整合解决方案，是国内最具特色的电子制造服务提供商。电话：座机电话号码