数字逻辑ByHuangzb05存储逻辑器件V08OK研讨.pptxVIP

数字逻辑与数字系统 ( 2015-2016 第一学期（秋季）) 主讲：黄智濒 博士 计算机类本科生授课内容 联系方式：vastyellow@ QQ：574832909 教三楼1017 第五章 存储逻辑器件  第一节 特殊存储部件 第二节 随机读写存储器REM 第三节 只读存储器ROM 第一节 特殊存储部件 第五章 存储逻辑器件 存储逻辑和存储器 寄存器堆 寄存器队列 寄存器堆栈 第五章 存储逻辑器件\第一节 特殊存储部件 存储逻辑：是时序逻辑和组合逻辑相结合的产物。也是构成可编程逻辑器件的技术基础。 存储器：能够存储 个二进制比特数的逻辑电路； m表示字的个数，n表示一个字的长度（比特数）。 特殊存储部件： 寄存器堆 寄存器队列 寄存器堆栈 寄存器： 由m个触发器/锁存器按照并行方式输入/并行方式输出连接而成。 均由寄存器组成，容量小，逻辑结构简单，速度快 第五章 存储逻辑器件\第一节 特殊存储部件 寄存器堆(Register File):随机寻址 寄存器堆结构 每次只能读出一个寄存器的数据 数据分配器 数据选择器 单端口寄存器堆的逻辑结构 第五章 存储逻辑器件\第一节 特殊存储部件 寄存器堆 双端口输出寄存器 可以同时从寄存器堆中取出A、B两个数 第五章 存储逻辑器件\第一节 特殊存储部件 寄存器队列 以先进先出（FIFO）方式用若干个寄存器构成的小型存储部件 寄存器队列可在流水线中应用，是时间并行技术的重要功能部件 可用于串行-并行、并行-串行的转换。 第五章 存储逻辑器件\第一节 特殊存储部件 寄存器堆栈 以后进先出（LIFO）方式用若干个寄存器构成的小型存储部件 应用场合：中断。 操作： 进栈（ Push）、出栈（ Pop） 第二节 随机读写存储器RAM 第五章 存储逻辑器件 SRAM的存储单元 DRAM的存储单元 RAM的整体结构 RAM的存储芯片的扩展 第五章 存储逻辑器件\第二节 随机读写存储器RAM 随机读写存储器----RAM记忆部件 双极型 MOS型 动态 静态 SRAM DRAM 易失性存储器 随机读写存储器RAM(Random Access Memory) 计算机的重要记忆部件，存放数据或指令。 第五章 存储逻辑器件\第二节 随机读写存储器RAM RAM的结构 地址译码 将若干个存储元排成矩阵形式 1 2 3 如：16×8=128 单译码： 每个存储元有1条字选择线 同一行中所有存储元的字线都连接在一起 每次读/写时，选中一个字的所有存储元 双译码： 每个存储元有2条字选择线 需要RAS(行地址)和CAS(列地址)两个地址译码器 双译码容易构成大容量存储器。目前使用的RAM和EPROM，都使用双译码形式 第五章 存储逻辑器件\第二节 随机读写存储器RAM RAM的结构 地址译码 * 单地址译码 16×4存储器 每个存储元有一条字选择线，每一行中的所有存储元的字线连接在一起。 缺点：容量不可能做得很大。（思考原因？） 扇出过大，引发时延故障。 Delay fault Induced by high fanout. 第五章 存储逻辑器件\第二节 随机读写存储器RAM RAM的结构 地址译码 * 双译码 16×1存储器 第五章 存储逻辑器件\第二节 随机读写存储器RAM RAM的结构 地址译码 * 双译码 （000000） （101001） 第五章 存储逻辑器件\第二节 随机读写存储器RAM RAM的存储芯片的扩展 存储芯片外部接线 地址线 数据线 读/写线 片选线 1K×4 RAM 2K×8 ROM RAM芯片的描述 2K×4 256×8 1024×1 第五章 存储逻辑器件\第二节 随机读写存储器RAM RAM的存储芯片的扩展 要组成1K ×8的存储器 1K×1 1K×4 1K×8 8片 2片 1片 要组成 8K ×8的存储器 1K×8 2K×8 4K×8 8片 4片 2片 4K×1 8K×4 1K×8 第五章 存储逻辑器件\第二节 随机读写存储器RAM RAM的存储芯片的扩展 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 对应1K×?芯片 对应2K×?芯片 对应4K×?芯片 …… 对应64K×?芯片 地址线增加一条容量增加一倍 组成64K的存储器 需64片 需32片 需1片 需16片 第五章 存储逻辑器件\第二节 随机读写存储器RAM RAM的存储芯片的扩展 现有256×4的存储芯片若干，试问要组成1K ×8的存储器需要芯片多少片？画出连线图。 000~0F