线路码型5B6B码译码的设计与仿真答辩ppt研讨.pptVIP

2、译码电路的电路模块划分 1、序列产生模块：该模块通过按键cout控制，当cout为0时清零，cout为2时输出序列一个24位的序列。在设计时采用循环技术，避免信号的重叠和覆盖 ，所以将产生所需要的6B序列。可以通过按键的值来控制输出的序列值，数据经过编码过后将变成是六位的序列。 2、译码模块：主要负责输入的并行码组的译码。依然采用本地时钟作为其工作时钟。这个译码模块是整个5B6B码译码设计的主要部分。在整个译码过程中，要解决的问题有：监视和禁码处理问题，时序同步问题等。 3、5B6B译码的VHDL语言设计 之前提到的模块划分，是为了进一步了解5B6B码译码模块设计的过程。在具体的实际设计时，一个大模块中可以在划分为若干小模块。为了使代码变得简单点，把串并转换和并串转换可以合并为一个模块，可根据实际需要再设计模块。 四、关键问题 1、码表设计的原则 Ⅰ “0”码和“1”码出现的概率相等 Ⅱ 减小最大同符号连续数的数目 Ⅲ 选取游程差值D值小的码组 2、错误码的寻找 为找到错误源，要对编码电路进行错误排查。可在编码后直接输出，然后进行码表对照，看是否有错误码。在线路传输时，注入一定数量的冗余码，冗余码是按照6B码，按照一定的规律计算出来的。在接收端，在对6B数据进行计算，比较二次计算得来的冗余码，看是否相同。如果相同，则传输无误；不同则传输有误。 五、时间安排 1)第4周:查阅文献、资料，确定总体方案； 2)第5周:根据之前找的资料编写开题报告； 3)第6周:为开题答辩做好准备并构思后期实验安排； 4)第7周:熟悉软件QuartusII并掌握VHDL基本语言 5)第8周:掌握5B6B译码原理； 6)第9周:5B6B码表的设计； 7)第10周:译码电路的电路模块划分； 8)第11周:序列产生模块程序设计与仿真； 9)第12周:译码模块程序设计与仿真； 10)第13周:缓冲电路程序设计与仿真； 致谢 致谢。 请各位老师批评指正。 Company Logo LOGO 指导教师：张倩 开题报告：光纤通信系统5B6B码译码的设计与仿真 班级：11级通信工程（2）班 学生：王玫 学号：1105022007 背景：在电力系统通信中，数字光纤通信其本身的优点得到广泛的应用。数字光纤通信中，从电端机传输过来的电信号均要结合数字光纤通信传输的特点经过线路码型的转换。通过线路码型的转变平衡数字码流中的“0”和“1”码字，从而避免码流中出现长“0”或者长“1”的现象。在数字光纤通信系统中比较常用的线路码型就是mBnB码型，mBnB线路码型的最大优点是最大相同码元连码数少、定时信息丰富、且有简单成熟的误码监测与码组同步的方法。? 意义：5B6B码是光纤数字通信系统中使用比较广泛的一种线路码型。数据经过5B6B编码和并串转换后在光纤上传输，串行码序列中连续的比特0或比特1的长度不超过5，数据在0和1之间变换的密度很高，并具有直流平衡的特性，有利于接收电路和时钟恢复电路的设计。 一、研究的背景及意义 二、主要内容 第一部分：5B码编成6B码 第二部分：6B码译成5B码 第三部分：译码方案 第四部分：用VHDL语言实现译码 三、设计方案与技术路线 1：译码器的工作原理 2：译码电路的电路模块划分 3：5B6B译码的VHDL语言设计 1、译码器的工作原理 同本地脉冲的驱动下，通过时钟变频器产生5B码和6B码所需要的时钟脉冲，输入的码流通过序列产生模块和缓存电路模块产生6B码组，再通过译码电路，译码成相应的5B码组，这样就可以完成了5B6B码码组的还原，输出即可 Company Logo LOGO