12光电EDA研讨.docVIP

题目：实验一 简单逻辑电路实验 教学目的要求： 运用Quartus II 集成环境下的VHDL文本设计方法设计半加器，进行波形仿真、引脚分配并下载到实验设备上进行逻辑功能验证，并分析其波形。 教学重点、难点： 重点：Quartus II 软件平台和使用 VHDL 语言设计电路的方法 难点：波形仿真、分析 教学方式、手段、媒介： 讲授、多媒体、示范 教学过程： 一、实验目的 学习Create-SOPC实验平台的使用方法； 熟悉Quartus II 软件平台和使用 VHDL 语言设计电路的方法； 学习简单逻辑电路的设计、仿真和硬件测试。 二、实验内容 运用Quartus II 集成环境下的VHDL文本设计方法设计半加器，进行波形仿真、引脚分配并下载到实验设备上进行逻辑功能验证。 三、实验步骤及参考程序 EDA实验箱介绍和使用 创建个人实验文件夹(最好使用英文字母命名不要用中文或数字名称)如：D:\example 运行 Quartus Ⅱ软件。 创建一个VHDL设计文件：File － New，在 Device Design Files 中选择VHDL File。在程序编辑窗输入VHDL程序并保存；在弹出对话框中输入文件名（必须和程序中实体名相同）并使下方小框内出现“√”，点击保存会弹出“是否创建新工程”提示信息如图1-1所示。 图1-1 图1-2 创建一个新工程：点击图1-1中“是”可进入创建工程向导（也可以File － New project Wizard进入向导），此时看到的默认工程名、顶层实体名都为h_adder（其中工程名可换名但顶层实体名必与编写的程序实体名一致），如图1-2。点击NEXT，再在弹出窗中点击NEXT，选择目标器件：Cyclone 系列 EP1C20F324C8 芯片，如图1-3。 图1-3 编译：选择 Processing－Start Compilation命令，对此工程进行逻辑分析、综合适配、时序分析等。如果设计正确则完全通过各种编译，如果有错误则根据报错信息返回 h_adder.vhd 进行修改，直至完全通过编译为止。 创建一个仿真波形文件： File － New，在 Other Files 中选择Vector Waveform File，如图1-4，进入波形编辑窗口。 图1-4 图1-5 以扩展名为.VWF，文件名与编译的文件名相同，保存创建的仿真波形文件，如h_adder.vwf。 输入引脚：Name 栏中点击鼠标右键，选择 “Insert Node or Bus”，在其对话框中点击 “Node Finder” 按钮，弹出 “Node Finder” 对话框，Named：*；Filter ：Pin:all，点击“List”，列出所有引脚，在其中选择需要仿真的引脚，如图1-5所示。它们将在波形编辑窗口中出现。 图1-6 图1-7 对所有input引脚赋初值（所有可能出现的信号组合状态都要求存在），对所有output引脚赋随机值后，保存仿真波形文件，如图1-6所示。 开始仿真：选择 Processing－Start Simulation若仿真没有出错，则在完成仿真后，可以看到仿真结果波形，观察输入、输出波形逻辑关系是否是与设计要求相符，波形仿真无误后进行下步操作。 选择 Assignments － Assignments Editor，在Assignments Editor 窗口中选择 Pin 标签页，再按下表分配引脚，如图1-7所示： 引脚名称 引脚编号 连接网络 引脚名称 引脚编号 连接网络 a PIN_N14 KEY2 co PIN_N15 LED2 b PIN_V11 KEY3 so PIN_U11 LED3 重编译：选择 Processing－Start Compilation命令，重新编译，完成后形成可配置到FPGA的 h_adder.sof 文件和配置到外部存储器的h_adder.pof文件。 编程下载：使用Create-SOPC2000实验系统及SOPC 开发板，将ByteBlaster II 下载电缆插入SOPC 开发板的JTAG 下载接口中。仔细检查确保接线无误后打开电源。在Quartus II 软件中，选择Tools/Programmer 菜单，出现如图1-8所示的编程配置界面。在”Mode”中选择JTAG，点击”Add File”按钮添加需要配置的SOF 文件，选中Program/Conf