EDA实验指导书(2011级).docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA实验指导书(2011级)

“电子设计自动化”实验指导书 东北林业大学机电工程学院 电气工程及其自动化专业、自动化专业 目 录 实验一 加法器 3 实验二 数字位移测量电路 4 实验三 数据比较器 5 实验四 编码器 6 实验五 译码器 7 实验六 数据选择器 8 实验七 计数器 9 实验八 用有限状态机方法设计计数器 10 实验九 11 实验一 加法器 实验目的 熟悉用可编程器件设计数字系统的; 熟悉Quartus9.0软件环境; 掌握设计数字电路方法。 实验设备 计算机,QuartusⅡ9.0软件,EDA实验箱。 实验内容 设计一位半加器及仿真; 设计一位全加器; 设计四位加法器及仿真; 器件引脚设置; 编程下载用实验箱验证设计结果。 实验原理 四位加法器输入/输出端口如图.1所示。AB为两个四位二进制,Ci进位输入D为4位和Co为进位输出。 四位加法器输入/输出端口四位加法器的结构如图.2所示,由一个半加器和三个全加器串接而成。工作时,低位A1与B1两位数相加,得出最低位的和D1和进位C1,第二位加数A2、B2以及位的进位C1进行全加,得到的和D2和进位C2,依次类推,和D4和进位Co 四位加法器实验步骤 设计位加法器的原理图,并进行编译,下载。 输入信号接拨码开关,输出信号接发光二极管。改变拨码开关的状态,结果。 撰写实验报告。实验二 数字位移测量 一、实验目的 1. 进一步熟悉QuartusⅡ9.0软件环境; 2.宏模块掌握宏模块方法; 3. 了解自顶向下的设计方法,进一步熟悉原理图的设计方式二、实验设备 计算机,QuartusⅡ9.0软件,EDA实验箱。 三、实验内容 设计一个2位十进制数字位移测量 四、实验原理 2位十进制位移测量仪可以测量滚轮的直线位移,原理如图所示。 图2.1 位移测量仪当滚轮时,光传感器产生脉冲信号distance pulse”,每个脉冲代表一定距离或角度当量。当滚轮方向时,传感器信号direction”输出低电平;当滚轮逆时,direction”信号。当direction”信号为,distance pulse”进行加法计算;当direction”信号为时,对distance pulse”信号进行减法计数,得到的计数值为滚轮的位移。五、实验步骤 顶层模块划分,确定各模块的功能; 3. 设计原理图文件; 4. 编译设计文件、配置引脚; 5. 下载到实验箱direction”,将脉冲源信号输入给“distance pulse”,将计数结果连接到LED字形显示器。 7. 改变脉冲源的频率和拨码开关状态,记录实验现象; 撰写实验报告。 实验三 数比较器 一、实验目的 熟悉Verilog HDL; 掌握Verilog HDL语言和可编程逻辑器件设计方法 二、实验设备 计算机,QuartusⅡ9.0软件,EDA实验箱。设计一个位实验原理 比较器是两个二进制的电路比较结果有三种情况:A等于B、A大于B和A小于B。 当操作数A和B都是一位二进制数时,比较器的真值表见表1。: 表1 一位比较器的真值表 输入 输出 A B A=B YAB YAB 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 0 0 将多个比较器组合起来就构成多位数值比较器,具有有两种实现方法。 1. 先用Verilog HDL语言设计一位数值比较器,并封装为元件或函数。再调用一位数值比较器元件或函数来设计多位数值比较器。这是元件级设计。 2. 采用行为级方式直接设计,这是一种简单的方法。 、实验 1. 建立工程项目,设置可编程器件型号,建立Verilog HDL文件; 2. 输入、编辑Verilog HDL文件; 3. 编译设计文件、配置引脚; 4. 下载到实验箱输入信号接拨码开关,输出信号A=B、YAB、YAB接发光二极管。改变拨码开关状态,结果。 撰写实验报告。 实验四 编码器 一、实验目的 熟悉Verilog HDL; 掌握Verilog HDL

文档评论(0)

wuyuetian + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档