实验3.消抖实验.docVIP

状态机电路实验 ------实验名称：按键抖动消除及验证电路设计 实验目的： 1）进一步熟练ISE开发工具，巩固FPGA开发的基本步骤，掌握功能仿真方法； 2）了解按键抖动的原因，抖动消除方法 3）掌握状态机的设计方法； 4）掌握消除抖动的状态机设计方法 5）巩固程序下载方法；。 2、实验内容： 2.1 原理简介 按键动作发生时,按键的输出会出现不稳定的逻辑’0’和逻辑’1’的跳变。该信号直接输入到计数器之类电路,会发生计数错误。如图3-5所示。 图3-5 信号抖 2.2状态机设计思路 设置六个状态：S0，S1，S2，S3，S4，S5。当电路的复位信号RST有效时，电路进入复位状态S0，在S0状态下，时钟信号CLK以一定频率采样按键输入信号Key_in，如果采样到Key_in = ‘0’，则停留在S0状态，并继续采样，一旦采样到Key_in=’1’，则转入S1延时状态，进行消抖延时，当延时结束时，Delay_end=’1’，则转入S2状态，在此状态下，时钟信号CLK以一定频率采样按键输入Key_in，如果Key_in = ‘0’则转入S0，否则转入S3；状态S3，S4的转换过程和条件与S2相同，在状态S4下，如果Key_in=’1’，则转入S5状态，当进入S5时，表示经过S2，S3，S4三个连续状态检测