数电报告全加全减器的设计.docVIP

下载本文档

478
0
约 3页
2017-06-07 发布于重庆
举报
版权申诉

数电报告全加全减器的设计.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数电报告全加全减器的设计

实验二：组合逻辑电路的设计实验目的了解74LS00，74LS86芯片的内部结构和功能；了解全加器和全减器的结构和功能；进一步熟悉逻辑电路的设计和建立过程。实验原理用74LS00，74LS86芯片实现全加全减（M 0全加，M 1全减）组合逻辑电路该逻辑电路的真值表： M A B Ci S C0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0 0 1 1 1 1 1 1 函数S的卡诺图‘ 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 函数Co的卡诺图 0 0 0 0 0 1 0 1 1 1 1 1 0 1 0 1 M，A，B，Ci分别代表四个输入端，S，Co分别为两个输出端，电路图如下图：函数S的电路图图一函数Co的电路图图二实验内容 1．按图一搭建逻辑电路，先将输入都分别接在开关上，输入输出接在小灯上，测试实验结果，与真值表进行对照。再将A接在Vpp 5V，f 1KHz的方波上，将输出S接在示波器上，对比A与S的波形。 2．按图二搭建逻辑电路，先将输入都分别接在开关上，输入输出接在小灯上，测试实验结果，与真值表进行对照。再将A接在Vpp 5V，f 1KHz的方波上，将输出Co接在示波器上，对比A与Co的波形。四．实验结果 M 0,A 0，B 0，Ci 0，S 1 M 0，A 1，B 1，Ci 0，S 0 M 1，A 0，B 1，Ci 1，S 0 M 1，A 1，B 1，Ci 0，S 0 M 0,A 0，B 0，Ci 0，Co 0 M 0，A 1，B 1，Ci 0，Co 1 M 1，A 0，B 1，Ci 0，Co 1 M 1，A 1，B 0，Ci 1，Co 0 五．实验收获 1．学会了全加器全减器的设计过程，为以后更好的应用打好了基础； 2．更加了解了逻辑电路的设计流程； 3．搭建逻辑电路的过程中，一定要小心翼翼操作，防止任何错误。