系统配置-周荷琴第4版ppt课件.pptVIP

§2.4 8086系统配置 8086可以有最小模式和最大模式两种系统配置方式，两种方式的选择不是由程序进行控制的，而是由硬件设定的。当CPU的引脚MN/MX接低电平时，构成最小模式；当它接高电平时，构成最大模式。最小模式为单机系统，系统所需要的控制信号由CPU提供，实现和存储器及I/O接口电路的连接。最大模式可以构成多处理器/协处理器系统，每个处理器执行自己的程序常用的处理器有数值运算处理器8087、输入/输出处理器8089。 一、8086在最小模式下的典型配置 在8086CPU内部没有时时钟发生器，当组成微型机系统时，所需的时钟信号由外部时钟发生器提供。 8284是专门为8086设计的时钟发生器/驱动器。在8284中，不仅有时钟信号发生器，还有复位信号RESET和 准备好信号READY产生电路，这些电路分别向8086系统提供时钟信号CLK，复位信号RESET和准备好信号READY ，还可向外界提供晶振信号OSC以及外围芯片所需的时钟信号PCLK。 PCLK：为外设提供的输出时钟信号，频率是CLK的1/2，占空比为 50%。 RES:复位输入端，低电平有效。用于产生8086的RESET信号。 RESET：提供给8086及整个系统的复位信号，高电平有效，其宽 度由RES?决定。 AEN1,AEN2?:对应RDY1，RDY2的允许控制信号，低电平 有效。 当AEN1为低电平时，RDY1?起作用，AEN2为低电平时，RDY2?起作用。在单CPU系统中AEN应接低电平，在多系统中，用这两个信号。 RDY1，RDY2：RDY高电平有效的输入信号。 可由系统总线的设备产生，它有效表示数据已收到或数据可以使用。 CSYNC：同步输入信号。用来使多个8284同步，以提供同步的CLK信号。CSYNC为高电平时，内部计数器复位 ；CSYNC为低电平时，才允许内部计数器计数。 工作原理： (1)时钟电路 ◆时钟发生电路由晶体振动器和分频器组成. ◆在多CPU结构中,要求所有8086时钟信号同步,要求多个8284同时同相位的工作,此时 一般在所有8284的EFI端接同一个外部时钟,用CSYNC信号控制它们同步. ◆多CPU不能使用晶体振荡器,不然各8284晶振稍有 差异,就不会同步. ◆在CSYNC为高 电平时,禁止CLK输出,CSYNC为低电平时,又重新输出CLK信号,如向多个8284输出同一个 CSYNC信号,则各CPU都会严格同步。 (2)复位信号产生电路 ◆.复位信号产生电路 系统的复位信号必须与时钟信号同步,否则将使系统工作不 稳定. ◆.8284内部有一个斯密特整形电路和一个同步触发器组成复位信号发生电路.当复位 输入信号加到RES端,经过整形加到触发器D端,在CLK信号下降使触发器置1,产生同步复位 信号RESET的输出. ◆. 在 IBN PC/XT中,电源好信号PWRGOOF加到RES端. (2)准备好信号 ◆.目的： 为了使存储器或者外设接口与CPU速度相匹配,需要给CPU 一个准备好信号. ◆ 组成：READY产生电路是由两个同步触发器及一些门电路组成.输给CPU的READY 信号是由8284提供的。 ◆ 两组输入信号,每一组都有允许信号AEN?和设备准备好信号RDY,8284设置两个准备好信号输入RDY1和RDY2是为了支持多总线 结构,使一个8086可连接两组独立的系统总线.因为每组系统总线可能会有自己的RDY线 为了仲裁总线的优先级,RDY1和RDY2各带有允许信号AEN1和AEN2,AEN1和AEN2由用户 设计的总线优先级仲裁逻辑电路产生. ASYNC：就绪同步模式选择信号 设备准备好信号RDY1和RDY2与CLK同步输入,且能满足 定时要求时,只需采用一级同步.这时将ASYNC置为高电平,被选择的RDY1或RDY2只通过 同步触发器FF2与CLK进行一级同步后作为READY信号输出. 若RDY1和RDY2为异步输入或 不满足定时要求,则需要进行二级同步.此时将ASYNC置为低电平,RDY1和RDY2需要通过 FF1和FF2与CLK进行二级同步后,才能作为READY信号输出。  4.8088最小模式下的微处理器子系统 最小模式下8088微处理器子系统的构成与8086相似，差异在于8088只有8根数据线： 由于只有8根数据线，只需要一片8286就可以构成数据总线收发器。 同样由于8088只有8根数据线，因而没有BHE#引脚，无需锁存和输出。 8088存储器/IO选择信号极性与8086相反，为IO/M#。 2． 最