电子技术设计试题.docVIP

学号：2013012549 《电子技术课程设计》报告 题 目：60秒倒计时秒表设计 学院(系)： 机械与电子工程学院傅隆生 侯俊才 秦立峰 龙燕2016/1/23  目 录 1.设计任务及要求 - 1 - 1.1课题要求设计 - 1 - 1.2具体设计要求 - 1 - 2.设计方案 - 1 - 2.1产生时钟脉冲信号部分方案 - 1 - 2.2计时部分方案 - 1 - 3.设计原理与电路 - 2 - 3.1六十秒倒计时秒表的原理框图 - 2 - 3.2主要元器件介绍 - 2 - 3.2.1 555定时器构成的多谢振荡器 - 2 - 3.2.1 74ls190 - 3 - 4.电路的连接与调试 - 4 - 4.1在Proteus上连接的整体电路 - 4 - 4.2整体电路在Proteus上的仿真效果 - 5 - 5.设计总结 - 5 - 附录 - 6 - 器件清单列表 - 6 - 参考文献 - 6 - 1.设计任务及要求 1.1课题要求设计 设计一个可进行60秒倒计时的秒表。 1.2具体设计要求 设计一个可进行60秒倒计时的秒表，利用时钟脉冲信号对预置顶数逐次减一实现。 2.设计方案 2.1产生时钟脉冲信号部分方案 为了达到设计要求，可以用下面几种方案来实现。 方案1：采用石英振荡器，即晶振。可使用32768晶振+CD4060，得到2Hz信号，再送入CD4013组成的二分频电路，可得到1Hz时钟信号。 方案2：采用555定时器加外接电路构成的多谐振荡器，通过改变电路参数可以得到想要的脉冲频率。 方案比较：方案1介于对适应振荡器的了解不清楚,并且其电路也较为复杂。其对于方案2，555定时器加外接电路所组成的电路简单，元器件也较少。 方案选择：通过以上方案的对比，决定采用简单易实现的方案2作为产生时钟脉冲信号的初步设计方案。然后用软件进行仿真调试，最后逐步改进。2.2计时部分方案 为了完成设计任务，达到设计要求，可以用下面几种方案来实现。 方案1：采用74LS192计时芯片。 方案2：采用74LS190计时芯片。 方案对比：74ls190与74ls192都是4位十进制同步可逆计数器.两种芯片都有预置数功能. 74ls190是单时钟脉冲,有加/减控制端控制加减,74ls192是双时钟,即有加时钟端和减时钟端.74ls190有使能端,高电平时禁止计数,74ls192无此控制端.74ls190的进位脉冲为一个端子叫最大/最小.74ls192有两个端子,一个是进位脉冲端子,一个是借位脉冲端子.74ls190有脉冲时钟端子,74ls192无此端子.：通过对以上两方案的对比，综合难易程度和实现可能性两方面的因素，决定采用相对易实现的方案2. 3.设计原理与电路 3.1六十秒倒计时秒表的原理框图 为了完成整个60秒倒计时的秒表功能，整体电路框图如： 图-1整体电路框图 工作原理：由555定时器加外接电路构成的多谐振荡器产生频率为一赫兹的时钟脉冲信号，将时钟脉冲信号加到个位减数计数器进行减数计数，计时十次（即十秒）之后，进位输出端给十位减数计数器输入端输入一次脉冲，十位计数器进行一次减数计数；只需将十位端预置成6，计时便会从60开始逐次递减，从而达到倒计时的功能。3.2主要元器件介绍 3.2.1 555定时器构成的多谢振荡器 用555定时器、电容、电阻组成多谐振荡发生器，C1选择0.011uF， C2选择10nF，电阻均为5kΩ，由周期计算公式： T≈0.7（R1+2R2）C1 ≈ 1s 图1-2 555定时器组成多谐振荡发生器 74ls190芯片模型 图1-3 管脚 图1-4 芯片模型 表1-1 74Ls190各管脚的基本功能 输入 输出 工作 置数 D\U’ CLK G’ QA QB QC QD 脉冲CLK 最大计数 1 1 0 1 0 0 加计数 减计数 0 X X X DA DB DC DD 数据置位 X 0 0 0 1 (1 1 0 1 0 1 1) 0 1 X 0 X X 1 X 1 0 0 0 0 0 0 0 1 X 1 X X 1 由于本设计所采用的都是基本的元器件，并不涉及到元器件参数的计算，故电源和基本脉冲都采用最基本的即可实现电路预实现的功能。故此次课程设计，我在电路元器件参数的选择与调试上基本没有花费过多的精力。4.电路的与调试 在初步确定了整个电路各个部分的原理图与电路图，并且对元器件的选择也基本完成之后，为了进一