小功放设计注意事项.docVIP

D4N design notes YDA144的INL+，INR+不要串连输入电阻，对于YDA145（D4H）也是如此，IN+不要接入输入电阻。 2 喇叭尽量靠近D4N输出端，以减少EMI。为了进一步减少EMI，可在输出端OUT+/OUT-端各接1个磁珠，如下图电路所示：（Ferrite bead：120欧@100Mhz，直流阻抗 0.15欧姆；C ＝ 680pf ）。 从YDA144的OUT+/OUT-输出到喇叭的走线要尽可能短、尽可能宽一些。 PVDD和AVDD可以都连至Vbat；需要注意：PVDD的去藕电容要大于4.7uF及以上，并要尽可能靠近PVDD端子，以确保D4N最大效率的输出。同时AVDD需要0.1uF的去耦电容，要尽可能布在靠近AVDD端子。 0.1uF和4.7uF电容并联接至AVDD、PVDD端子（AVDD和PVDD同时连接至Vbat时）。 从电池到PVDD、AVDD端子的走线要尽可能短、尽可能宽一些。板子地和PGND的走线要尽可能地短，要宽一些。 SDL和SDR接GPIO控制，以方便进行powerdown的控制。 G0 引脚可以采用GPIO控制，也可以固定为高、低电平，一般情况下，可以接高电平（Vbat），此时的增益为18db。需要注意，不要接上拉电阻，直接接高电平即可。否则将改变输入电阻，从而改变增益的大小。（D4H-YDA145的PVDD得去耦电容一定要大于等于4.7uF） NCRC引脚是控制Non-Clip功能是否打开，其连接的电阻1Mohm、电容1uF是控制状态non-clip ON和non-clip OFF间切换的时间，一般情况时将其固定在低电平。可以做兼容设计，将0ohm连接至高、低电平，以满足有些客户，对破音要求，而选择需要大音量破音（高电平）或高音质不破音（低电平）的情况。 注意声音输入端的正、负。单边输入时，INL+接输入，INL-接地；INR+接输入，INR-接地（注意输入电容值，推荐值0.1uF，如果希望修改输入的截至频率，可根据Fc 1/2*pi*Rin*Cin计算。其中，Rin 28/44Kohm（db 18/12db））。