第5讲开发工具和环境.ppt

第5讲：TigerSHARC系列DSP开发工具和编程方法 西安电子科技大学 电子工程学院信息对抗系 冯小平 第5讲内容提示 5.1 ADSP-TS101处理器硬件概述 5.2 TigerSHARC DSP开发工具的特点 5.3 汇编语言编程方法 5.4 C语言编程方法 5.5 LDF文件 5.6 Visual DSP++ （IDDE） 5.1 ADSP-TS101 DSP 硬件概述 TigerSHARC – 最高性能的DSP TigerSHARC 是性能最高的DSP 最高性能的浮点DSP 最高性能的定点DSP之一 DSP 展望 – 未来DSP发展的方向 可升级性 – 无缝多处理器的系统支持代码的兼容性 与FPGA/ASIC比较具有更大的灵活性和低的功耗 软件无线电的实现 只有 DSP 支持单片系统处理 相同带宽的硬件支持不同的无线标准 ADSP-TS101处理器原理框图 ADSP-TS101的主要组成模块 两组运算模块 X和Y 每个都包含三种类型的运算单元： ALU、 乘法器、 移位器和32个数据寄存器 增强的通讯指令 支持多种数据类型的算术运算 8位 – 16位 – 32位 两个-ALU (IALU) 地址发生器 简单的算术和逻辑操作 可以通过3个128位宽的总线访问的3个存储器块 分支目标缓冲区 处理器核 – 运算模块的特征 以两级流水方式实现单周期操作 硬件相关性检查 每个运算模块中可以同时完成两种运算，借助以下任意两个单元： ALU 乘法器 移位器 注意 输入宽度为 2 x 128 输出宽度为 1 x 128 TS101运算单元的寄存器 两组运算单元X和Y包含两类寄存器： 存储器映射的寄存器 非存储器映射的寄存器 X 处理器核 – 运算模块的寄存器 每个运算模块中包含了两类寄存器 存储器映射的寄存器 32×32位的通用寄存器文件 XR31和YR31 非存储器映射的寄存器 XSTAT、YSTAT ——运算块状态寄存器 XPR1-0、YPR1-0 ——ALU并行结果寄存器 XMR3-0、YMR3-0 ——乘法结果寄存器 XMR4、YMR4 ——乘法结果溢出寄存器 XBFOTMP、YBFOTMP ——位FIFO溢出缓存寄存器 处理器核 – IALU的寄存器 内部有两个IALU JALU和KALU 每个包含32×32位的寄存器 J0~J31和K0~K31 其中前8个在循环寻址时使用 0～3： JB3~0、KB3~0 ——循环基址寄存器 4～7：JL3~0、KL3~0 ——循环长度寄存器 IALU完成下述指令 IALU索引指令 数据传输指令 可更新寄存器的数据传输指令 可立即更新的数据传输指令 TigerSHARC指令级并行机理 每个指令行的执行时间4ns （ 250MHz 时钟） 每个指令行最多可包含4个独立的32位指令 每个32位指令可以是： 运算指令: ALU, MAC, Shifter (SIMD or SISD) 或者 IALU 指令：最大 128 位数据传送 或者 程序控制指令：分支 TigerSHARC的并行运算机理 SIMD 运算－单指令多数据访问 X 和Y 运算模块并行工作 单条指令可以指定 X和 Y 的操作 矢量运算操作 并行执行 8、 16 或者 32-bit 操作 8-bit ： 8个并行的 ALU /移位器 16-bit ： 4 个并行的ALU/移位器/ MAC 32-bit ： 2 个并行的 ALU /移位器 SIMD 和矢量运算组合后可以达到峰值运算速度 I/O 处理器 注意: 2 x 128输入 1 x 128输出 I/O 处理器特征 64位并行外部总线 —— 吞吐量达800M字节/秒 接口 主机接口 多处理器接口 存储器接口 (SRAM, SDRAM, EPROM) 运算协议 流水线协议 慢速器件协议 SDRAM协议 4个8位宽链路口——总吞吐量达1000M字节/秒 双向传输 在两个时钟沿锁存数据 DMA控制器 5.2 开发工具概述 TigerSHARC系列开发工具 Visual DSP++软件开发环境 在线硬件仿真器 多片TigerSHARC 评估板 软件开发工具概述 早期的软件开发环境： adi_dsp 3.3 行编译和链接器 目前使用的开发环境 VisualDSP++：V1.0 ?V2.0?V3.0 ?V4.0 ?V4.5 支持ADI公司的各种DSP器件的开发 ADSP21xx（定点） Blackfin系列（定点） SHARC系列（浮点） TigerSHARC系列（浮点） VisualDSP支持的广泛性 VisualDSP++中集成的开发工具