6.2.2电缆配置电路设计.pptVIP

6.2.2下载电缆配置电路设计 Altera器件编程下载电缆与FPGA应用电路PCB电路板相连的是10针插座，在PS模式下和在JTAG模式下，完成对器件的配置。不同型号的下载电缆和器件，与下载电缆连接的电路不同。下面以MasterBlaster串行／USB通信下载电缆和ByteBlasterMV下载电缆为例，介绍下载电缆配置电路设计。 1. PS（被动串行）模式 在PS（被动串行）模式下，MasterBlaster下载电缆和ByteBlasterMV下载电缆可以对单个与多个APEXⅡ、APEX20K、Mercury、ACEX1K、FLEX10K或 FLEX6000系列器件进行配置。在PS模式，配置数据从数据源通过MasterBlaster下载电缆和ByteBlasterMV下载电缆串行地传送到器件，配置数据由数据源提供的时钟同步。 （1）PS模式单个器件的配置电路设计 PS模式可以完成对单个APEXⅡ、APEX20K、Mercury、ACEX1K、FLEX10K或 FLEX6000系列器件的配置，配置电路如图6.2.1所示。 图中：除 APEX20KE、APEX20KC系列器件外，上拉电阻应该连接到 MasterBlaster（VIO脚）或ByteBlasterMV的电源。对于APEX20KE、APEX20KC器件使用 10 kΩ电阻上拉 nCONFIG到 VCCIN