1实验一、 I地址译码.pptVIP

微 机 原 理 实 验 硬件技术实验室A栋301 指导老师：胡 萍 二、实验设备 实验箱一个 接口卡一块 50线扁平电缆一根 自锁紧导线 * * Welcome to everyone! ? I/O地址译码器实验 简单并行接口实验 可编程定时器/计数器实验 串行通讯实验 竞赛抢答器实验 中断实验 微机原理实验内容 实验一 I/O地址译码 1、熟悉实验台结构,了解实验系统的安装; 2、掌握I/O地址译码电路的工作原理。 一、实验目的 实验箱 接口卡 50线扁平电缆 自锁紧导线 认识实验台上微机原理硬件实验最常用的接口电路芯片，系统总线，及掌握I/O地址译码电路的工作原理。 三、实验重点、难点 微机系统中通常都有多台外设，而CPU在同一时 间里只能与一台外设交换信息，这就要借助接口的 地址译码对外设进行寻址。 要寻址某个I/O端口地址，除了要先经过外部译码找到该芯片外，还要能区分不同的端口（即接口电路中的寄存器）。内部端口的区分是由接口电路芯片的内部地址译码逻辑来完成的。 本实验的地址译码指外部译码（如图2.1） 四、实验原理 +5 6 A E3 Y0 B Y1 C Y2 Y3 Y4 Y5 E2 Y6 E1 Y7 U2:D U2:C U2:B U2:A IOR IOW AEN +5 A9 A8 +5 A7 A6 A5 A4 A3 5 15 14 13 12 11 10 9 7 U3 74LS138 74LS00 3 6 8 11 1 2 3 4 5 6 11 12 1 2 3 +5 2 1 5 4 10 9 13 12 74LS30 8 4 D CLK SD RD Q Q 280H- 2A0H- 2A8H- +5 74LS74 L7 6 5 3 2 1 4 图2.1 电路图中，74LS74为D触发器（符合CLK^RD=0的约束条件，具有记忆功能）。 74LS138为3-8地址译器，译码输出端Y0-Y7在实验台上“I/O地址”输出端引出，每个输出端包含有八个地址，Y0:280H-287H, Y1:288H-28FH, ……当CPU执行I/O指令且地址在280H-2BFH范围内，译码器选中，必有一根译码线输出负脉冲。 表1.1为实验系统板接口芯片端口地址分配表 五、 实验电路图 表1.1 AEN=0时，CPU管理总线，这时允许该译码器工作。 此译码器输入端为二进制代码，输出端为高、低电平信号。电平信号与D触发器的CLK端相连，CLK输入脉冲时，上升沿使Q端输出高电平L7发光，RD端加低电平L7灭。 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 2B8H-2BFH ? Y7=1 1 2B0H-2B7H 74LS273 Y6=1 1 2A8H-2AFH 74LS244 Y5=1 1 2A0H-2A7H ? Y4=1 1 298H-29FH ADC0809芯片 Y3=1 0 290H-297H DAC0832芯片 Y2=1 0 288H-28FH 8255芯片 Y1=1 0 280H-287H 8253 /8251芯片 Y0=1 0 对应端口地址范围 被选中的接口芯片 74LS138输出 输入端 A3 A4 A5 1、熟悉实验台结构； 2、系统的安装； 3、电路连线； 4、实验编程 六、实验内容 总线插座及总线插孔 74LS244 8251A ADC0809 DAC0832 8253 8255A 实验安装 逻辑电平开关与LED显示电路 地址线 数据线 A19-A0：20位地址线 D7-D0： 8位数据线 IRQ： 中断请求输入信号，是用户中断请求引入端， 在IRQ2、IRQ3、IRQ4、IRQ7中，IRQ7级别最低，PC总线接口卡在出厂时已将IRQ7作为中断信号。 IOR：I/O读信号 IOW：I/O写信号 MEMW：存储器写信号 MEMR：存储器读信号 AEN：地址允许信号，控制地址总线，以便进行DMA传送。 DRQ1：DMAC通道1的DMA请求信号 DACK1：DMAC通道1的DMA响应信号 CLK：时钟输出信号，信号是频率为4。77MHZ的时钟输出信号，作为8088系统时钟（主频） ALE：地址/状态复用线上信号作为地址码加以锁存。 T/C：计数终止信号 其它为电源信号。 返回 实验系统的安装 接口卡功能：是将与实验有关的总线信号加以驱动后引入实验台