5 静电放电.ppt

静 电 放 电 北京大学微电子学系 ESD保护电路 输出端保护电路 可以采用输入端的保护电路 通常具有自保护特性 端口不直接连接到栅； 输出端往往是大面积的缓冲器，具有一定的抗ESD特性 能量钳位 主要用于功率总线的ESD保护 通常采用梳状的gCNMOS和SCR结构 串联二极管链 串联二极管链 SPICE可模拟 SPICE可模拟，但需要时序控制，浪费空间；引起寄生效应 芯片的ESD整体防护 整体防护布局非常关键，主要目的：提供不同管脚间的电流通道 采用二极管的简单ESD保护结构 * * Department of microelectronics Peking University 内容提纲 简介 ESD测试模式 静电放电(ESD) ESD失效机制 ESD保护结构 ESD器件建模、SD模拟 ESD版图设计 简 介 ESD是一种高电流，短时间的事件 电流 1A 上升时间～15ns，衰减时间～150ns IC工业界所面对的最普遍的可靠性问题之一就是ESD失效。 高达35%的IC现场失效都是由ESD导致的 估计导致的IC工业运行的年消耗达到几十亿美元 在芯片上普遍采用复杂的ESD保护结构来防止IC部件免于ESD应力导致的破坏 对ESD基础和保护的研究已有20多年。在ESD保护方面已取得了显著的进步，但许多重要的问题依然没有得到解决： 针对超大规深亚微米IC应用方面出现了新的ESD保护设计问题 解决方法 目前现状 潜在ESD失效机理，ESD器件的准确建模工作和可预测的ESD CAD设计验证 因此有理由相信随着半导体IC技术的进步，ESD保护设计将称为IC设计的一个主要挑战。 ESD测试模式 ESD是一种超速放电现象，其典型的时间约为150ns。 其大电流(达到十分之几安培)和高电压(达到几万伏)瞬时现象可以破坏或使IC部件退化。 根据产生来源，可以采用不同的ESD测试模型来模拟ESD事件。 人体模型 机器模型 带电器件模型 国际电工协会模型 传输线脉冲模型 HBM模型 人体模型(Human Body Model) 模拟了当带电人体直接接触一个电学器件时出现的ESD事件。 CESD(=100pF) RESD(=1500欧姆) LESD(＝7.5uH) HBM模型 HBM是最经常出现的ESD模型，目前已称为最广泛接受的模型标准。 MM模型 机器模型Machine model描述了一个ESD脉冲事件，即带电机器在自动测试过程中接触IC部件时放电现象。 CESD＝200pF RESD和LESD可忽略不计 CDM模型 带电器件模型Charged-device model模拟了器件自放电过程，即一个未接地的电子部件在制造或装配过程中被充电，随后通过接地管角放电的过程。 具有一个非常短的上升时间tr(~1ns)，一个非常大的电流值 CDM模型 IEC模型 国际电工协会(International Electrotechnical Commission)模型 由于非常小的R和零L，其具有特别短的上升时间，tr(1ns)，非常大的电路峰值，Ipeak(达到几十安培) IEC模型 以上模型的比较 上面ESD模型的不同之处是其模型电路参数不同。这些ESD测试模型是破坏性的，无法深入了解其中的失效机制，主要是用来优化ESD设计工作。 TLP模型 TLP模型(transmission line pulse)，不象以上类似黑箱的模型，通过加可变高度，周期和上升时间的短方波在IC部件上，可以提供更多有用的信息。 TLP模型对执行ESD模拟和可预测的ESD保护设计至关重要。 ESD保护结构 芯片的ESD保护单元： 单个器件 子电路 通常放在每个I/O或VDD管角处用于保护IC芯片 ESD保护的原理： 提供一个低阻抗的放电通路以分流ESD电流 将管角电压钳位于一个安全级别以避免介质击穿 典型的ESD I-V特性 触发点(Vtl、Itl) 回转点(Vt2、It2) 两个重要参数 二极管ESD器件 单个ESD保护器件 NMOS ESD器件 SCR ESD器件 二极管ESD器件 早期得到广泛使用作为ESD保护方案 经常采用齐纳二极管。也是SPICE能够模拟的一个简单方案 优点： 正向导通的二极管可以承担大的瞬态电流；方便简单 缺点： 具有一个固定的正偏导通电压(硅是~0.65) 许多可变高VDD情况下限制了它的应用范围 NMOS ESD器件 栅接地NMOS(ggNMOS)ESD结构 优点： 其有效保护机制可以通过物理设计得到优化 缺点： SPICE无法模拟回转I－V特性，具有相对较高的保持点，低