ESD设计基本防治原则.doc

前言： 產品體積的小型化，是產品設計的主要潮流，也因此造成靜電放電（ＥＳＤ-- Electro Static Discharge）Performance 選用較高靜電耐受能力的關鍵原件。 初步設計階段： 依據設計目標及設計原則，於整體結構設計時，充分考慮到機殼結構/隔離/接地/表面處理/外露連接器/遮蔽處理等必要對策。 細部設計階段： 需考慮加入或保留ESD抑制電路的設計，並依循ＰＣＢLayout原則，降低ＥＳＤ對產品的影響。 工程驗證階段： 需依據要求規格及測試規範，加嚴測試ＥＳＤ的防護能力，或記錄所有失效的模式，必加以設計上的對策。 設計驗證階段/量產驗證階段： 依規格及測試規範進行驗證及保留驗證記錄。 ＥＳＤ的法規及規格要求 Test Method國際標準：ESD　EN61000-4-2　or IEC1000-4-2 （一般商用產品） Specification ：±8kV Air ±4kV Contact Performance Criteria：B (Degradation during the test but conformity with product specs after the test) 客戶有更高的特別規格需求時，需討論及符合客戶規格。 ＥＳＤ的基本測試模式 依據 圖一的測試電路及一般CE EN61000-4-2 8KV 的電壓規格高達 10-20 安培的電流將會瞬間通過待測物的放電路徑，一般的電路原件都會因此損壞 （圖一） ＥＳＤ的基本對策方式說明 產品設計者必須依據，下列的設計及預防原則，避免ESD對產品的破壞 以結構或遮蔽方式，避免ＥＳＤ直接衝擊電路原件 考慮所有外露金屬零件的接地方式，確保能有效引導能量經過接地方式的排除 電路設計應對敏感原件進行預防的保護電路設計 PCB Layout 應依據原則，於原件位置，路徑，及靜電防治處理，以減少ESD對電路的可能的影響 對軟體及電路的設計考慮Auto Recover的設計模式 ＥＳＤ的基本設計原則說明： 外殼設計結構設計 原則　﹔ 結構上設計足夠的延面距離 設計原則 說明 PCB或電子元件與外部(開孔)是否保持足夠空間（延面）距離 (如圖二-A) 15KV 14mm / 8KV 6mm / 4KV 4mm 一般空氣的絕緣能力，如果延面距離不足，靜電將突破空氣絕緣，產生火花，靜電能量將移轉到電路或原件，產生破壞 外殼之接合面是否設計為互崁式 增加放電的延面距離，避免由外殼接縫對內部零件放電(如圖二- 1) 避免使用金屬或金屬塗裝的按鍵、旋鈕 因為會導電，導入靜電對內部零件放電　(如圖二- 2) 螺絲孔與內部元件距離是否足夠 會經過螺絲，導入靜電對內部零件放電　　(如圖二- 3) 所有設計須有另加隔離片的空間 隔離導電零件的放電路徑，增加放電的延面距離　(如圖二- 4)　 非經常使用之外接Connector是否有隔離罩可遮蔽 避免直接接觸放電的可能性 　(如圖二- 5) 如果一個機殼或者主板要內裝幾個電路板，應該將對靜電最敏感的電路板放在最中間。 避免靜電的直接及間接影響 PCB要插入機殼內，不要安裝在開口位置或者內部接縫處。 避免外部靜電放電的可能性 要有足夠空間，以避免阻礙PCB設計 PCB上的對策需要空間處理 （圖二） 機殼設計應注意開孔及接地 設計原則 說明 避免不必要的外殼開孔/間隙 減少外部放電的機會 所有孔洞或縫隙不能大於2cm 避免靜電放電測試器的Test finger被深入機殼，造成放電 使用多個小孔取代一個大孔 同上 不可在接機殼地或靜電敏感組件附近挖孔 減少外部放電的機會 外殼的金屬部份需接機殼地 外露金屬零件必須承受Contact ESD測試，應以接地路徑將能量宣洩 外接介面之Connector其金屬殼是否良好接地 對Connector 應以機械固定的金屬鎖固或焊接方式接地 所有相連接之金屬材料間應考慮磁阻及避免電位腐蝕效應 不同金屬之間會因為電位差產生電池效應，而逐漸腐蝕 ＩＯ Cable 設計原則 設計原則 說明 介面電纜可如適當之共模式Choke，使靜電等暫態放電電壓經由Choke放電，避免放電導入內部電路而造成失效。 以電感性阻抗降低及避免靜電暫態突波的進入 電纜如果採用Shield時，Shield端必須搭接良好，而且Shield線與接頭相接時，保持360。密接，並在機殼地端落地。 Cable Shield 必須有良好接地 避免暫態大電壓或大電流效應，電纜輸入端可加一電壓保護元件或旁路濾波電容。線帶或綑線之佈線，儘可能安排以地線隔開信號線一信號線之方式，