《DSP技术与用》课程设计报告-基于C5402的DSP最小系统设计.docVIP

摘要： 基于DSP的系统设计过程中，最小系统的设计是整个系统设计的第一步，系统设计总是从最小系统开始，逐步向系统应用扩展，最终实现以DSP为核心的大系统的设计。因此，最小系统设计是DSP系统设计的关键。DSP最小系统设计包括DSP电源设计和地线的设计，JPTG仿真口的设计，复位和时钟电路的设计，上拉和下拉引脚的设计等。DSP的典型应用于网络，无线通信家电，另外还有虚拟现实，噪声对消技术,电机控制，图像处理等等。可以说DSP是现代信息产业的重要基石，它在网络时代的地位与CPU在PC时代的地位是一样的。它是信息产业的重要基石。具有高速，专门为运算密集型而设计，目前速度已达到２４亿次每秒。高可靠性，也就是高重复性，例如雷达滤波器。性价比高等特点。 目录 1 设计目的 1 2 设计模块 1 2.1 TM320C5402 1 2.2 JTAG仿真接口的连接 2 2.3 引脚和测试信号 3 3 最小系统的测试 4 4 C5402 DSP最小系统PROTEL图（部分） 5 总 结 7 参考文献 8 1理解DSP系统开发的基本思路及方法，学习软硬件开发过程及资料收集与整理，学会撰写课程设计报告，学会对所学知识进行总结与提高，复习C语言的使用理解，C54XX汇编语言指令集。2.1 TM320C5402 TMS320VC5402是C5000系列中性价比较高的一颗芯片。独特的6总线哈佛结构,使其能够6条流水线同时工作,工作频率达到100MHz。VC5402除了使用VC54x系列中常用的通用I／O口（GeneralPurposeI／O,简称GPIO）外,还为用户提供了多个可选的GPIO：HPI－8和McBSP。 TMS320VC5402（简称VC5402）是TI公司的C54X家族的成员之一，它是基于先进的改进哈佛结构的16位定点DSP，拥有一条程序总线和3条数据总线。片内集成有一个具有高度并行性的算术逻辑单元(ALU)、专有硬件逻辑、片内存储器和片内外设等几部分.TMS320VC5402的引脚图如图1-1所示。 C54x 的CPU 结构包括:40比特的ALU ,其输入来16比特立即数、16 比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两16比特字、数据存储器32比特字、累加器中40比特字;2个40比特的累加器 ,分为三个部分 ,保护位 39-32比特 、高位字 31 - 16 比特 、低位字 15 - 0 比特 ;桶型移位器 ,可产生0到 31 比特的左移或 0 到 16 比特的右移; 17×17 比特的乘法器 ,40 比特的加法器;比较选择和存储单元 CSSU ;数据地址产生器 DA2 GEN 程序地址产生器PA GEN 。 C54x 的片内外设包括:通用 I/ O 引脚 XF 和;两个定时器 Timer0 和 Timer1 ;片内锁相环 PLL ;8 比特 HPI 口;多通道缓冲存串口McBSP ;可编程等待状态产生器;可编程 bank2 switching 模块;外部总线接口;IEEE1149. 1 标准J TA G 口。 TMS320VC5402 - 100的一种型号,最高频率10一般5016bit 片内 ROM 、16 K ×16 个DMA 通道、2部程序空间可扩展到 1M ×16bit 。1 个40 位的算术逻辑单元 ,2 个 40 位的累加器,2 个40 位的专用加法器 ,1 个 17×17 的并行乘法器,1 个 40位的桶形移位器。8 个辅助寄存器和 1 个软件栈。内部集成Viterbi 加速器 , 用于提高Viterbi 编译码的速度。可工作在三种低功耗方式（IDL E1 、I2 DL E2 、IDL E3) 。 (1192 K WORD 寻址空间 64 KW 程序空间、64 KW 数据空间、64 KW I/ O 空间 ,某些型号的程序空间可扩展到 8M WORD 。·片内存储区可灵活配置为程序/ 数据存储器。多种复用外设; McBSP 、HPI 、GPIO 、TDM 、DMA 、Timer 、PLL 。双电源供电,提供 PGE 和B GA 两种形式的封装。 2.2 JTAGJTAG（Joint Test Action Group，仿真测试引脚接口）用于连接最小系统板和仿真器，实现仿真器对DSP的访问，JTAG接口的连接需要和仿真器上的接口一致。不论什么型号的仿真器，其JTAG接口都必须满足IEEE 1149.1的标准。满足IEEE 1149.1标准的14脚JTAG接口如图所示。各个引脚的含义请参照DSP的引脚说明。一般情况下，最小系统板需要引出双排的14脚插针和图中的一致。在大多数情况下，如果系统板和仿真器之间的连接电缆不超过6inch，就可