floorplanning.docxVIP

第七章??平面规划（floorplanning）??7.1?简介?在上一章，我们从完全抽象的组件中，建构出结构。这一章要检视芯片的更细部。我们将假设区块图是固定的，现在我们将学习芯片层次的布局与电路设计。和设计单一NAND闸的布局比较起来，设计问题的大小需要我们发展不同的方法。但基本的目标在于----面积、延迟、和功率----则是相同的。??7.2?平面规划方法?平面规划是芯片层次的布局设计。当设计一个叶端电路单元时，我们使用晶体管和取道来当作基本的组件；平面规划则是使用加法器、缓存器、和FSM来当作建构区块。平面规划与叶端电路单元间的不同处在于平面规划所使用的组件，比起连接这些组件的导线大的多。这个大尺寸不匹配强制我们不同地分析布局，并在设计期间做不同的取舍。?许多芯片由不同形状与尺寸的电路单元所组成，如图7-1所示。在平面规划期间，我们叫这些布局电路单元为「区块」（block），因为我们把它们当作建构区块来建构出平面规划。在「砖泥」（bricks-and-mortar）风格的布局中，电路单元可能有着完全不同的尺寸与形状。布局程序必须指明将这些组件安置在芯片上的位置与方向，在组件间保留充足的空间作为必要导线之用。我们将会看到，更复杂的导线区域的交通图案，使得在砖泥布局中的绕线，比在标准电路单元（standard cell）布局中，还要难的多。（有些人使用标准电路单元来指任何的布局，包括使用已经设计好的组件的砖泥布局。因为标准电路单元被广泛使用之故，所以你要确定你了解文中使用的意义。）下一个例子呈现了一个大型芯片的平面规划。?????????图7-1：使用不同风格建构的典型布局。??-------------------------------------------------------------------------------------------------例7-1：IBM Power 2 Super Chip的平面规划?Power 2 Super Chip (P2SC)是一个大型的微处理器。它在18.2×18.4mm2的晶粒（die）上，有超过一千五百万个晶体管（五百七十万逻辑，九百三十万快取）。芯片是以0.27μm，5层金属层的制程所制造。芯片有120和135MHz两种版本。?这个芯片的显微照片呈现在下面，并显示其主要的功能单元的平面规划：???????????感谢IBM的照片??这颗芯片大的足以使芯片层次的平面布局中，每个单元都有它自己的平面规划。DCU单元包含了内存数组、驱动器与控制单元，ICU单元包含了几个数据路径和必要的控制逻辑。------------------------------------------------------------------------------------------------------?平面规划分为三个阶段：区块安置（block placement）、全局绕线（global routing）、与细部绕线（detailed routing）。这三个阶段连续地改进设计，直到布局完成为止。区块安置，如同名字所暗示的，就是将区块放置在芯片上。?平面规划遍布设计的程序间：????在设计程序的早期，我们使用估计区块的大小，与区块间导线的数目，来设计平面规划导线所需要的面积，在平面规划期间被估计。初始的平面规划就像是设计的预算。假如真正被实做出来的组件大小或导线大小，大大地与初始平面规划不同，则平面规划必须要被重新思考。有了区块和导线的预算，便促使这些区块的设计者，在指定的面积中完成设计。????初始平面规划的设计，定义了区块间所需的接口。一旦这些区块设计完成，芯片的布局可由这些区块组合完成。在平面规划期间，一旦估计区块的特性发生误差，区块可能需要被修改。?即使布局设计以被分割为安置与绕线，完整芯片布局的设计仍是令人怯步的工作。芯片层次的布线设计通常分为两个阶段：「全局绕线」（global routing）指定导线在区块间的绕线通道（routing channel）；「细部绕线」（detailed routing）针对导线设计布局。安置与全局绕线将绕线区域分割为可独立设计的较小区段，如此大大地简化了区段中的细部绕线。?交谈式平面规划编辑器和全局置放与绕线工具，在平面规划中有很大的帮助。平面规划的尺寸大小，和大型区块与个别导线间大小的不同，使掌控一个手工设计的平面规划变得很困难。平面规划工具可能允许你进入一个有接脚输出的区块、画出联机网络以评估可绕度（routability）、定义绕线通道、以及完成全局绕线。全局性的布局工具完成细部区块置放、全局绕线、以及细部绕线，确保不同的交换盒（switchbox）和通道绕线工具的结果，可以组合成完整的布局。?全局与细部绕线，针对信