EDA技术_实验指书(MAX_PLUSII).doc

目 录 实验一 4选1数据选择器的设计 （EDA-01）…………………………………………… 2 实验二 译码器的设计 （EDA-02）………………………………………………………… 6 实验三 带清零、使能的4位加法计数器设计 （EDA-03）……………………………… 10 实验四 8位移位寄存器的设计 （EDA-04）………………………………………………… 12 实验五 深度为4的8位RAM设计 （EDA-05）…………………………………………… 14 实验六 基于LPM函数的加法电路设计 （EDA-06）……………………………………… 17 实验七 综合实验 - Moore型有限状态机的时序电路设计（EDA-07）…………………… 20 主要参考文献 ………………………………………………………………………………… 22  实验一 4选1数据选择器的设计 一、实验目的和任务 熟习MAX+PLUS II软件的使用； 掌握用原理图输入法和硬件描述语言（Verilog HDL）两种方法来设计逻辑电路； 通过电路的仿真及验证，进一步了解4选1数据选择器的功能； 二、实验内容 1、用原理图输入法来设计4选1数据选择器 参照按图1-1所示来编辑完成4选1数据选择器的原理图输入设计，其中a、b、c、d 为数据输入端，sel[1]、sel[0]为控制输入端，q为4选1数据输出端。存盘仿真后，观察仿真波形，以验证数据选择器的功能。 图1-1 4选1数据选择器原理图 2、用Verilog HDL硬件描述语言来设计4选1数据选择器 用MAX+plusII中的文本编辑器，编辑输入4选1数据选择器源程序： module mux4_1( a, b, c, d, sel, q); input a,b,c,d; input [1:0]sel; output q; reg q; always @( sel) case(sel) 2’b00: q=a; 2’b01: q=b; 2’b10: q=c; 2’b11: q=d; endcase endmodule 程序中的a、b、c、d 依然为数据输入端，sel[1]、sel[0]为控制输入端，q为4选1数据输出端。同样存盘后进行仿真，并观察仿真波形，以验证数据选择器的功能。 三、实验仪器、设备及材料 电脑、EDA软件、实验箱、下载电缆、连接导线。 四、实验原理 4选1数据选择器的原理框图及真值表如图1-2及表1-1所示，sel[1:0]可能出现四种组合情况： 00 01 10 11，它分别对应选通四个不同的数据输入a、b、c、d，从q端输出。结合以前所学数字电路的知识，可由真值表得出利用“与非门”实现的逻辑电路，进而可用MAX+PLUS II原理图输入方法，设计出该4选1数据选择器；如应用EDA技术所学的Verilog HDL硬件描述语言来描述该电路功能，即可设计出该4选1数据选择器的源程序。 图1-2 4选1数据选择器的原理框图 五、主要技术重点、难点 本实验技术重点在于理解4选1数据选择器的功能后，用原理图输入法和硬件描述语言（Verilog HDL）两种方法来设计该逻辑电路。 其难点是要仿真出4选1数据选择器的波形，然后通过观测仿真波形，来验证该数据选择器的功能。 六、实验步骤 （一）原理图输入法的设计步骤： （1）进入Windows 操作系统，打开MAX+plus II。 启动File \ Project Name菜单，输入设计项目的名字MUX41。 点击Assign \ Device菜单，选择器件（本设计选用EPF10K10）。 2、启动菜单File \ New，选择Graphic Editor File，打开原理图编辑器，进行原理图设计输入。 （2）设计的输入 1. 放置4个三输入端与非门（nand3）、1个四输入端与非门（nand4），2个非门（not）器件、及6个输入端（input）、1个输入端（output）在原理图上； 在原理图的空白处双击鼠标右键，在出现窗体中的“Symbol Libraries:”一栏中，从\maxplus2\max2lib\prim元件库中调出4选1数据选择器电路设计所需要的元件； 在光标处输入元件名称或用