数字集成电路低功耗分析.docx

数字集成电路低功耗分析摘要：电子产品功耗的大小不仅限制了便携设备电池使用时间,也在一定程度上影响着设备性能。研究如何降低功耗己经成为所有IC设计者必须考虑的重要问题，对功耗的优化也是目前每个IC设计企业的必要环节。本文主要对数字集成电路功耗的优化方法进行了分析，分别从工艺级、电路级、版图级、门级、寄存器级、算法级和系统级分析了低功耗的优化方法。关键词：低功耗；集成电路；优化引言： 随着移动设备快速大量的增加和芯片处理速度的提高，芯片的功耗己成为集成电路设计者必须考虑的重要问题，于此同时对芯片的整体性能评估己经由原来的面积和速度变成了面积、时序、可测性和功耗的综合考虑，而且功耗所占的比重越来越大。低功耗技术的研究背景：集成电路是一个二十世纪发展起来的高技术产业，也是二十一世纪世界进入信息化社会的前提和基础。在1958年德克萨斯仪器公司生产出第一块集成电路，集成电路产业就一直保持着快速的发展速度，处在数字化和信息化时代的今天，数字集成电路的应用和改进显得尤为重要，从电子管到晶体管再到中小规模集成电路和超大规模集成电路，到现在市场上主流的专用集成电路(ASIC)，以及现处于快速发展的系统级芯片，数字集成电路始终朝着速度更快，集成度更高，规模更大的方向不断发展。从目前状况来看，数字集成电路基本上仍然遵循摩尔定律来发展—集成度几乎每18个月增长一倍。但是随着芯片规模的不断扩大，功耗问