毕业设计（论文）-基于FPGA的直流电机控制系统硬件设计.doc

毕业设计（论文） 题目： 基于FPGA的直流电机控制系统硬件设计 学 院 物理与信息工程学院 专业名称 电子信息工程 班级学号 学 号 学生姓名 指导教师 二O一二 年 六月 EP1C6Q240C8封装和部分引脚的功能分析 图U21A 图U21B 图U21C 图U21D 第一部分：封装 图U21A、U21B、U21C、U21D表示的是同一块芯片EP1C6Q240C8，有240个引脚，采用的是PQFP封装(即Plastic Quad Flat Package，塑料方块平面封装)PQFP封装的芯片的四周均有引脚，而且引脚之间距离很小，管脚也很细，一般大规模或超大规模集成电路采用这种封装形式。 用这种形式封装的芯片必须采用SM(Surface Mount Technology，表面组装技术)将芯片边上的引脚与主板焊接起来。 PQFP/PFP封装具有以下特点适用于SMD表面安装技术在PCB电路板上安装布线。 .适合高频使用。 　　操作方便，可靠性高。 　　芯片面积与封装面积之间的比值较小。 　　Intel系列CPU中80286、80386和某些486主板采用这种封装形式。BGA球栅阵列封装 随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk（串扰）”现象，而且当IC的管脚数大于208 Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片（如图形芯片与芯片组等）皆转而使用BGA(Ball Grid Array Package)封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。AS（Active Serial）是FPGA重要的配置方式，由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列.如EPCS1,EPCS4配置器件专供AS模式，目前只支持 Cyclone系列。使用Altera串行配置器件来完成。Cyclone期间处于主动地位，配置期间处于从属地位。配置数据通过DATA0引脚送入 FPGA。配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。 其他配置方式还有JTAG、PS等。 JTAG主要用于芯片内部测试。TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。JTAG 是串行接口，使用打印口的简单JTAG电缆，利用的是打印口的输出带锁存的特点，使用软件通过I/O产生JTAG时序。由JTAG标准决定，通过JTAG 写/读一个字节要一系列的操作，根据我的分析，使用简单JTAG电缆，利用打印口，通过JTAG输出一个字节到目标板，平均需要43个打印口I/O, 在我机器上（P4 1.7G)，每秒大约可进行660K次 I/O 操作，所以下载速度大约在660K/43, 约等于15K Byte/S. 对于其他机器，I/O速度大致相同，一般在600K ~ 800K. JTAG编程方式是在线编程，传统生产流程中先对芯片进行预编程后再装到板上因此而改变，简化的流程为先固定器件到电路板上，再用JTAG编程，从而大大加快工程进度。JTAG接口可对PSD芯片内部的所有部件进行编程。 在嵌入式系统设计中，一些高档的微处理器都带有JTAG接口，方便多目标系统进行测试，同时还可以实现flash编程。 U21C模块表示的是该芯片的电源和接地 如果没记错的话，一般芯片都采用的是TTL电平，这种电平能提供几种不同的电压来满足不同的需要。这个在数电里面应用比较广泛。 图中有14个引脚是接的+1.5V，另外12个引脚接的是+3.3V，我们可以把电源的供电部分用一个电容接到地，这样的好处是能过滤掉电源内部产生的一些高频串扰信号，接地部分有的是模拟地，有的是数字地，这样单独起来的好处是防止信号干扰，中间用一个电感来连接，这样能阻碍高频信号直接耦合； U21D表示的是时钟信号输入 图中我们发现，对于四个时钟输入引脚我们只用了CLK2一个引脚，这样的好处是以后我们还能够扩展焊接一些不同频率的信号留作备用； 时钟信号是时序逻辑的基础，它用于决定逻辑单元中的状态何时更新。时钟信号是指有固定周期并与运行无关的信号量，时钟频率（clock frequency,CF）是时钟周期的倒数。 时钟