第2课 内部硬件结构.pptVIP

* IPTR：（1FFH）用来指示中断向量所驻留的128字程序存储器的位置。 MP/MC：用来确定是否允许使用片内程序存储器ROM。 OVLY：用来决定片内双寻址数据RAM是否映射到程序空间。 AVIS：用来决定是否可以从器件地址引脚线看到内部程序空间地址线； PMST: 位置：片内RAM中，数据存储器的001DH单元 各位分布： * DROM：用来决定片内ROM是否可以映射到数据存储空间； CLKOFF：用来决定时钟输出引脚CLKOUT是否有信号输出； SMUL：用来决定乘法结果是否需要进行饱和处理； SST：用来决定累加器中的数据在存储到存储器之前，是否需要饱和处理。 * * （3）移位位数说明： 用2的补码表示，正值表示左移，负值表示右移。 有三种设定方法： 立即数：如 STH A, 8, TEMP； ADD A, -12, B 状态寄存器ST1的ASM：如 STH A, ASM, TEMP T寄存器的低6位：如 EXP A NORM A * 1.5.5 乘法器/加法器单元 （1）功能框图 * （2）功能 乘法器/加法器单元可以在一个流水线状态周期内完成一次乘法累加（MAC）运算。 乘法器能够执行无符号数乘法、有符号数乘法以及无符号数和有符号数的乘法运算。 （3）说明 当状态寄存器ST1中的FRCT位=1时，乘法器工作在小数相乘方式，乘法结果会自动左移1位，消除多余符号位； 加法器中，包含了一个零检测器、舍入器以及溢出/饱和逻辑电路。 舍入器用来对运算结果进行舍入处理，即将目标累加器中的内容加上215，然后将累加器的低16位清零。 * * 1.5.6 比较、选择和存储单元（CSSU） （1）功能 Viterbi（维特比）算法广泛应用于第三代移动通信系统、卫星通信系统以及模式识别领域。 CSSU是专门为Viterbi算法设计的进行加法/比较/选择运算的单元。 CSSU单元主要完成累加器的高阶位与低阶位之间最大值的比较，即选择累加器中较大的字，并存储在数据存储器中。 （2）专用指令 CMPS src, Smem * 1.5.7 指数编码器 （2）功能：支持指令EXP，可以在单个周期内求得累加器中数据的指数值，并以2的补码形式（-8~31）存放到T寄存器中。通过EXP和NOMA指令可完成定点数和浮点数间的转换。 （1）结构：如右图所示。 * 本章结束！ * 自定义放映幻灯片 * 定标 1. 定点DSP中，数据有两种数据表示方法：整数表示法和小数表示法。 整数 16位定点DSP整数数据格式为： Sxxx xxxx xxxx xxxx 其中S为符号位，数据表示范围：－32768～32767，范围取决于DSP的字长。整数的最小分辨率为1。 * 小数 16位定点DSP小数数据格式为： S . xxx xxxx xxxx xxxx 其中S为符号位，数据表示范围：（－1，1）。小数的最小分辨率为2-15。 2. 数的定标 根据应用需要，由编程来确定一个数的小数点的位置，就叫数的定标。 * 定点数最长用的是Qm.n表示法。它可以将整数和小数表示方法统一起来。其中，m表示数的2补码的整数部分，n表示数的2补码的小数部分，1位符号位。Qm.n所表示的数的整数范围是: －2m～2m，小数的最小分辩率为2-n. Q表示法 十进制数范围 Q表示法 十进制数范围 Q0.15 -1≤x ≤0.999 969 5 Q8.7 -256≤x ≤255.993 187 5 Q1.14 -2≤x ≤1.999 939 0 Q9.6 -512≤x ≤511.980 437 5 Q2.13 -4≤x ≤3.999 877 9 Q10.5 -1024≤x ≤1023.968 75 Q3.12 -8≤x ≤7.999 755 9 Q11.4 -2048≤x ≤2047.937 5 Q4.11 -16≤x ≤15.999 511 7 Q12.3 -4096≤x ≤4095.875 Q5.10 -32≤x ≤31.999 023 4 Q13.2 -8192≤x ≤8191.75 Q6.9 -64≤x ≤63.998 046 9 Q14.1 -16 384≤x