数字逻辑(08级B)详解.docVIP

山东科技大学2009—2010学年第一学期 《数字逻辑》考试试卷（B 卷） 班级 姓名 学号 题号 一 二 三 四 五 六 七 八 总得分 评卷人 审核人 得分 一、（10分）用适当的门电路设计一个一位的全加器。 二、（15分）用T触发器和适当的门电路设计模为5的加1计数器。（逻辑电路图略）。 三、（12分）用四位二进制并行加法器（T693）和异或门设计一个Gray码到余三码的转换电路。 四、（10分）用4选1多路选择器实现。 五、（10分）试用T4193（四位二进制同步可逆计数器）构成模（24）10的加法计数器。 74193功能表如下：（D为高位） 输入 输出 1 Φ Φ Φ Φ Φ Φ Φ 0 0 d c b a Φ Φ 0 1 Φ Φ Φ Φ ↑