计算机组成原理期末总结 河南师范大学.docxVIP

存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存14．某 8 位微型机地址码为 18 位，若使用 4K×4 位的 RAM 芯片组成模块板结构的存储器， 试问： （1）该机所允许的最大主存空间是多少？ （2）若每个模块板为 32K×8 位，共需几个模块板？ （3）每个模块板内共有几片 RAM 芯片？ （4）共有多少片 RAM？ （5）CPU 如何选择各模块板？ （1）218 = 256K，则该机所允许的最大主存空间是256K×8位（或256KB）； （2）模块板总数 = 256K×8 / 32K×8 = 8块； （3）板内片数 = 32K×8位 / 4K×4位= 8 × 2 = 16片； （4）总片数 = 16片× 8 = 128片； （5）CPU通过最高3位地址译码选板，次高3位地址译码选片。地址格式分配如下：15．设 CPU 共有 16 根地址线，8 根数据线，并用 MREQ （低电平有效）作访存控制信号， R W 作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片： ROM（2K×8 位，4K×4 位，8K×8 位）， RAM（1K×4 位，2K×8 位，4K×8 位） 及 74138 译码器和其他门电路（门电路自定）。 试从上述规格中选用合适芯片，画出 CPU 和存储芯片的连接图。要求： （1）最小 4K 地址为系统程序区，4096~16383 地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。（1）地址空间分配图如下A15~A12A11~A8A7~A4A3~A00~4K000000000000000000001111111111114K~8K000100000000000000011111111111118k~12k0010000000000000001011111111111112k~16k00110000000000000011111111111111（2）选片：ROM：4K × 4位：2片； RAM：4K × 8位：3片；（3）CPU和存储器连接逻辑图及片选逻辑28. 设主存容量为256K字，Cache容量为2K字，块长为4。（1）设计Cache地址格式，Cache中可装入多少块数据？（2）在直接映射方式下，设计主存地址格式。（3）在四路组相联映射方式下，设计主存地址格式。（4）在全相联映射方式下，设计主存地址格式。（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式答：（1）cache地址长度为11位，块内地址长度为2位。主存地址位数为18位 9位2位缓存块号块内地址Cache可装入2^9=512个块（2）直接映射方式7位9位2位标记缓存块号块内地址（3）四路组相连9位7位2位标记组地址块内地址（4）全相连16位2位标记块内地址（5）直接映射方式7位9位4位标记缓存块号块内地址四路组相连9位7位4位标记组地址块内地址全相连16位4位标记块内地址29. 假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少？答：命中率h=4800/（4800+200）= 96%平均访问时间 ta= 0.96*30+0.04*150=34.8ns效率e=tc/ta=30/34.8=86.2%性能提高倍数 150/34.8 -1 =3.330. 一个组相联映射的Cache由64块组成，每组内包含4块。主存包含4096块，每块由128字组成，访存地址为字地址。试问主存和Cache的地址各为几位？画出主存的地址格式。答：缓存块号6位，块内地址7位，cache地址为13位。组地址6-2=4位，主存块号12位，块内地址7位。主存地址19位8位4位7位主存标记组地址块内地址32. 设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映射（即Cache每组内共有4个字块）的Cache组织。（1）画出主存地址字段中各段的位数；（2）设Cache的初态为空，CPU依次从主存第0、1、2……89号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度约提高多少倍？答：（1）考虑按字编址：10位7位3主存标记组地址块