09数字电子技术课程设计.docVIP

仰恩大学08-09学年第二学期 《数字电子技术》课程设计 专业：电子、网工、计算机、通信 课程设计目标与要求 课程设计目标与要求如下： 设计一个具备“12翻1”小时计数器 设计要求： “12翻1”小时计数器是按照“01—02—03—04—05—···—11—12—01—02···”规律进行计数的。计数器的状态转换表如图所示。其中Q10为小时计数器10位的最低位。 “12翻1”小时计数时序 CP 十位 个位 CP 十位 个位 Q10 Q03 Q02 Q01 Q00 Q10 Q03 Q02 Q01 Q00 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 8 9 10 11 12 13 0 0 1 0 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 1 数字电路设计的一般步骤： 指标与要求 1）写出设计目的，设计原理，设计方案，画出原理示意图 2）要求写出真值表写出相应逻辑表达式 3）要求有电路图 参考元件： 名称 参数值 数量 74LS74 1个 74LS191 1个 74LS00 1个 74LS04 1个 发光二极管 5个 电阻 1 KΩ 5个 万能板 10cmΧ13cm 1块 16脚芯片底座 2个 14脚芯片底座 2个 焊锡丝 1米 网线 2米 课程设计格式： 正文：宋体，小四号，标题加粗； 行距：固定值20磅； 纸张：A4； 页面设置：上下左右均为2厘米； 封面：如下页所示 （封面及课程设计字体格式必须按规定统一，不得自行设置） 课程设计报告 学年 学期 课程名称： 题 目： 院 系： 班 级： 学 号： 姓 名： 指导教师： 日 期： 相关资料： 触发器74LS74内容见实验指导书 关于计数器74LS191 中规模集成电路计数器74LS191是一个四位同步二进制加/减计数器，又属于可逆计数器。（既可作加运算，又可作减运算的计数器称为可逆计数器。当然可逆计数器不可能同时作两种运算，它是在加减控制信号的作用下，某一时刻作加运算或作减运算。） ①当S=0, LD=1时，电路处于计数状态，这时各个触发器输入端的逻辑方程为： T0 = 1 T1 = U/DQ0 + U/DQ0 T2 = U/D(Q0Q1) + U/D(Q0Q1) T3 = U/D(Q0Q1Q2) + U/D(Q0Q1Q2) 74LS191的真值表如下图所示： CP1 工作状态 X 1 1 X 保持 X X 0 X 预置数 ↑ 0 1 0 加法计数 ↑ 0 1 1 减法计数 个位计数器由4位二进制同步可逆计数器74LS191构成，十位由双D触发器74LS74构成，将之级连成“12小时翻1”小时计数器。 由表格可知，计数器的状态要发生两次跳越：一是计数器记数到9，即个位计数器的状态为Q03Q02Q01Q00=1001后，在下一计数脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q03 Q01使个位异步置0。同时向十位计数器进位使Q10=1；二是计数器计到12后，在第13个计数脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001，个位计数器的Q10=0。第二次跳跃的十位清“0”和个位置“1”信号可由暂态为“1”的输出端Q10，Q01， Q00来产生。 4 电路 实现 将函数 式变换 函数化简 电路处理 选定 器件 类型 逻辑 抽象