毕业设计英文翻译-于FPGA(中文部分).docVIP

关于FPGA的电路板协同设计的约束引脚 摘要：现场可编程门阵列（FPGAs）是常用的电路板设计。作者考虑在FPGA电路板的协同设计中，受约束的FGPA的引脚问题。与之前那些只把受约束的FPGA的引脚映射看作一个独立的芯片级问题的作品不同，作者考虑到了与电路板上其他元件相连接的FPGA，当计算引脚排布时，可以尽量减少交叉网络和电路板网线。他们提出一个更有效的工具——通用输入输出（VIO）的映射器，它可以在FPGA的PCB的协同设计过程的前期自动生成合适的引脚排布。它们的输入输出（I/O）映射器有高度的灵活性。它可以处理在不同FPGA器件中的各种类型的复杂限制。同时，它允许电路板设计人员锁定、编写一些在其余部分信号分配产生之前产生的一些关键信号的引脚分配。它的排布器是基于一个简洁的0-1整数线性规划（ILP）制定的。它表现了对整数变量数目的有效控制和一个强大的方式（而不是替代弱的方式），其基于ILP的方式是在实践中非常有效的。它比Altera’s的Quartus Ⅱ的映射工具要快很多。此外，实验表明，工业工具的映射算法是很长远的理想，对于在Quartus Ⅱ上失败的例子，在运用VIO的映射器后，就可以成功。 关键词：现场可编程门阵列（FPGA），FPGA的电路板协同设计，输入输出（I/O）标准，整数线性规划（ILP），引脚映射，印刷电路板（PCB） 介绍 现场可编程门阵列（FPGA）是常用的电路板设计。随着多种工业输入输出（I/O）标准的扩散，在电路板印刷中，一个FPGA与多种设备采用多种I/O标准连接的情况是很常见的。通常情况下，一个现代化的FPGA包括支持多种I/O标准的可编程的I/O[1]-[3],[11]-[14]。 由于FPGA架构的限定规定，现代FPGA的I/O管脚映射是一个常见的问题。在一个现代的FPGA里，在相同的I/O库里安排不同I/O标准下的I/O对象有各种限制，成库的I/O组织被用于这种情况。这是相对于老一代的FPGA而言的。在老一代的FPGA中，I/O对象可以自由映射到FPGA的引脚上 我们注意到，所有关于约束FPGA引脚映射问题的以前的作品[5][9]都把它看作一个芯片级的问题。然而，我们强调，FPGA引脚映射不仅仅是一个芯片级的问题，也是一个板级的问题。一方面，引脚分配必须满足规定的FPGA器件架构的芯片级限制。另一方面，FPGA引脚分配和电路板的布局是相互影响的。来自完全不考虑电路板布局的FPGA布局布线过程的引脚映射会导致不必要的PCB绕线，并会增加PCB布线层的数量。因此，我们应该在FPGA引脚映射过程中为PCB的布局设计最好结果。 PCB布局一直以来都是一个困难的过程，因为PCB设计人员必须将所有的信号在不违反信号完整性和时序性的情况下安排所有信号的线路。现在，因为FPGA引脚数的增加和由FPGA架构规定的I/O约束，做PCB布局变得更加困难。我们认为，约束FPGA引脚映射正快速成为一个在板级设计过程中必不可少的步骤。然而，我们发现，现有的工业FPGA布局工具在处理FPGA引脚映射的约束问题上表现的极差，而且，在寻找可行引脚映射的方面有着高失败率。因此，我们提出一个有效的工具——通用的I/O（VIO）映射器，它可以在FPGA的PCB的协同设计过程的前期自动生成一个适当的引脚分配来满足FPGA的I/O限制。此外，我们的FPGA的I/O映射器是文献中第一个在映射过程中考虑PCB布局的。 本文的其余部分组织如下。在第二节中，我们描述了以前作品里的基于FPGA引脚映射及其缺点；在第三节中，我们描述了在FPGA-PCB协同设计环境里的制约引脚映射。第四节中描述了在现代FPGA里的共同FPGA的I/O限制。第五节里，因为制约引脚映射问题，我们提出了一个简洁的0-1整数线性规划模型（ILP）。实验结果在第六节里。第七章是总结。本附录提供了有关如何应付一个Altera Stratix器件的设备特定的限制的附加信息。 二．以前的作品 文献[5]中提出了一种启发式的方法来解决现代FPGA的约束的I/O布局的要求。而且，是配置在XILINX的位置工具里。它采用模拟退火装置来放置核心逻辑和I/O，同时使用一个结合了线长成本、时间成本和约束违规成本的成本函数。但通常的模拟退火过程中是不可能获得符合FPGA的I/O限制排布的。所以在[5]中提出的两个后处理程序试图在模拟退火之后取代I/O去修复违反约束。不幸的是，即使是如文献[9]中的方法，当可行的符合规则的I/O排布问题发生时，后处理程序还是很容易失败。所以，当工具失败时，设计人员需要手动排列I/O。 最近，文献[9]提出了一种ILP的方法来解决约束的I/O映射问题，并且建议在排布核心逻辑前放置一个可行的I/O布局方案。一个非常紧凑的ILP是基于若干个关键性构