7-半导体存储器.pptVIP

第七章 半导体存储器 数字电路与逻辑设计 随机存储器RAM 易失性存储器 临时存放数据 断电后数据就消失 可读，可写 分类 双级型 MOS型 （动态、静态） RAM的结构 存储矩阵：由许多存储单元排列而成。每个存储单元可以存储一位二进制码。 地址译码器：对外部输入的地址码，唯一地选择一个存储单元。 （一般是选择一组存储单元） 读写电路：对选中的存储单元进行读操作或写操作，把存储矩阵中读出的数发出或把外部的数据送往存储矩阵。读操作和写操作不可能同时发生，他们在读/写命令控制下分时进行。 三组外部信号：地址线、数据线、控制线 单地址译码 双地址译码结构 SRAM和DRAM SRAM，静态（Static）RAM不存在刷新的问题，一个SRAM基本单元包括4个（或6个）晶体管。它不是通过利用电容充放电的特性来存储数据，而是利用设置晶体管的状态来决定逻辑状态 所有的DRAM基本单位都是由一个晶体管和一个电容器组成 。内存至少要每64ms刷新一次 ，读之后也要刷新。 静态随机存储器－SRAM Async SRAM异步静态随机存储器 Sync Burst SRAM同步突发静态随机存储器 PB SRAM （Pipeline Burst SRAM)管道突发静态随机存储器－－在用现行的地址提供数据的同时能提前存取下一地址 动态存储器DRAM 双端口随机存储器 两对地址总线和数据总线 仲