第三章CPU-组成.ppt

本章内容简介 本章主要内容 CPU的功能和基本组成 CUP各部件信息交换、与外部信息交换 指令周期的概念，时序产生器 3.1 CPU 的基本组成 2 寄存器组 1 通用寄存器（Ri） 2 暂存器（R） 3 指令寄存器（IR） 4 程序计数器（PC） 5 程序状态字寄存器（PSW） 6 地址寄存器（MAR） 7 数据寄存器（MBR） PSW: 1 特征位：进位C、溢出V、零位Z、负位N、奇偶P 2 编程设定位：（程序调试、中断相应、工作方式） 程序跟踪位T、容许中断位I 、工作方式字段。 运算部件 关于总线的概念 本章内容简介 总线技术是计算机系统的一个重要技术。有的学者称PC就是由CPU、总线系统、操作系统三部分组成，足以看出总线技术在计算机领域中的地位。 本章首先讲述总线系统的一些基本概念和基本技术，在此基础上，介绍当前流行的PCI总线。 总线的概念和结构形态 总线的基本概念 构成计算机系统的互联机构 能被多个部件分时共享的公共信息传送线路 共享：总线上可同时挂接多个部件 分时：同一时刻，总线上只能传送一个部件的信息 总线分类 CPU内部总线 系统总线：CPU同计算机系统的其他高速功能部件（存储器、通道等）互相连接的总线。 I/O总线：中、低速I/O设备之间互相连接的总线。 总线的特性 物理特性、功能特性、电气特性、时间特性 系统总线标准 PC/XT总线：用于PC/XT机，8位。 ISA总线 用于PC/AT机，16位，较早期使用的低速总线，现已逐渐被淘汰。 MCA总线：用于PS/2机，32位总线，与ISA不兼容 EISA总线：32位，既与ISA兼容，又参考了MCA标准 VESA总线（VL）：32位 PCI总线 目前流行的高速总线。与处理器无关，层间总线，集中式仲裁，并具有自动配置能力。 Futurebus+总线 正在发展、最复杂的总线标准。能支持64位地址空间，64位、128位、256位数据传输，可满足各类高性能系统的需求，适合于高成本的大规模计算机系统。 总线的标准化 总线带宽 总线本身所能达到的最高传输速率，是衡量总线性能的重要指标，单位兆字节每秒(MB/s)。 ISA总线：16位，8MB/s EISA总线：32位，33.3MB/s VESA总线：32位，132MB/s PCI总线：64位，264MB/s 例1：某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少? 总线时钟周期T=1/f=1/33MHZ 总线带宽=D/T =4B/(1S/33MHZ)=132MB/S 总线的连接方式 单总线结构 双总线结构 三总线结构 总线内部结构 早期总线内部结构 总线内部结构 当代总线内部结构 追求与结构、CPU、技术无关 总线接口 接口的概念 I/O设备适配器，CPU和主存、外围设备之间通过总线进行连接的逻辑部件。 接口功能 部件在它动态连接的两个部件之间起着“转换器”的作用，以便实现彼此之间的信息传送。 控制 缓冲 状态 转换 整理 程序中断 总线接口 串行接口 并行接口 并行接口 数据以并行方式传送，每次一个字节(8位)。 速度比串行口快得多(约150 KB/s)。 一般用于接打印机，也可用于接外置硬盘、光驱等。 桥 连接两条总线，使彼此间相互通信。 信号缓冲 电平转换 协议转换 不同总线间地址空间映射 具有很好的扩充性和兼容性 允许多条总线并行工作 与处理器无关 PCI总线 CPU的基本组成——运算器 CPU的基本组成——内存与CPU接口 CPU的基本组成——控制器 CPU的基本组成 指令分解成微命令的执行过程 取指令 分析指令（对指令译码） 执行指令 取指和执行周期示例 取指周期 PC→MAR； PC+1 MAR → ABUS DBUS → MBR； MBR → IR； 指令译码或测试； 执行周期 0 → AC ADD的指令周期 ADD指令为访内指令，指令周期有三个机器周期 ADD的指令周期 取指周期 PC→MAR→ABUS DBUS→MBR→IR PC+1 送数地址 Address (IR)→MAR 执行周期(相加) MAR →ABUS  DBUS →MBR MBR →ALU ALU →AC(累加器) 时序系统 为CPU提供时钟基准 产生时序信号的部件成为时序发生器，一般是由一个振荡器和分频计数器组成 多级时序系统 CPU周期、节拍T、工作脉冲Φ 3.3 运算方法 开始 取指令 执行指令 分析指令 四、时序控制方式 产生不同微操作命令序列所用的时序控制方式 1. 同步控制方式 任一微操作均由 统一基准时标 的时序信号控制