实验二60秒倒计时电路设计的实验报告.docVIP

实验二　60秒倒计时电路设计的实验报告 实验目的 进一步熟悉Quartus II混合层次化设计方法。 学习7段数码管的驱动设计方法。 实验内容 60秒倒计时电路如图1所示 图160秒倒计时电路 图60秒倒计时cnt_d60.bdf和SCAN_LED.vhd）提供给大家。要求大家建立新工程，为模块cnt_d60和SCNA_LED新建封装（*.bsf），并根据图1完成顶层60秒倒计时电路设计。 完成以上程序设计，编译时器件选择Cyclone系列的EP1C12Q240C8。引脚锁定参考表1内容。注意：应把未分配管脚置为三态输入，切记！！ 表1 实验连线 信号 引脚号 实验箱上连线 信号 引脚号 实验箱上连线 信号 引脚号 实验箱上连线 CLK_LED PIN_28 5KHz BT[2] PIN_126 SEL2 SG[4] PIN_6 数码管e段 CLK PIN_23 ADJ_CLK（1Hz） SG[0] PIN_2 数码管a段 SG[5] PIN_7 数码管f段 EN PIN_15 按键输入K1 SG[1] PIN_3 数码管b段 SG[6] PIN_8 数码管g段 BT[0] PIN_124 SEL0 SG[2] PIN_4 数码管c段 RST PIN_16 按键输入K2 BT[1] PIN_125 SEL1 SG[3] PIN_5 数码管d段 ST PIN_17 按键输