ISE应用基础实验.docx

实验课程名称：FPGA原理及应用实验项目名称ISE应用基础实验实验成绩实 验 者潘冬冬专业班级信息SY1301组 别同 组 者实验日期2015.11.12ISE应用基础实验实验1.1实验目的一．ISE9.1 使用流程实验（1）熟悉 ISE9.1 开发环境，掌握工程的生成方法； （2）熟悉 SEED-XDTK XUPV2Pro 实验与仿真设计的环境； （3）了解 PicoBlaze 8-bit 嵌入式微控制器特点。二．Architecture Wizard 与 PACE 实验（1）熟悉并使用Architecture Wizard； （2）掌握如何例化DCM模块单元； （3）熟悉并使用PACE。 三．综合技术实验（1）学习使用保留层次和扇出综合这些选择来提高调试和综合结果； （ 2）学习读取 XST 软件的综合报告来确认综合结果质量。1.2实验内容一．ISE9.1 使用流程实验（1）创建工程； （2）添加 HDL 资源文件； （3）配置一个应用程序完成设计； （4）设计的仿真及实现。 二．Architecture Wizard 与 PACE 实验（1）使用Architecture Wizard生成DCM模块单元； （2）将例化DCM模块单元添加到工程； （3）使用PACE进行引脚位置锁定。 三．综合技术实验（1）修改 XST 综合选项； （2）分析综合报告。 1.3实验准备（1）将光盘下03. Examples of Program 实验程序目录下的01. ISE9.1 文件夹拷贝到E：盘根目录下； （2）将 USB 下载电缆与计算机及 XUPV2Pro 板的 J8 连接好； （3）将 RS232 串口线一端与计算机连接好，另一端与板卡的 J11 相连接； （4）启动计算机后，将 XUPV2Pro 板的电源开关 SW11 打开到 ON 上。观察 XUPV2Pro 板上的＋2.5V，＋3.3V，＋1.5V 的电源指示灯是否均亮，若有不亮的，请断开电源，检查电源。1.4实验步骤一．ISE9.1 使用流程实验（1） 创建工程 1）双击桌面 Xilinx ISE9.1 快捷方式打开 ISE 工程管理器（Project Navigator）。 2） 打开 Project Navigator 后，选择 File → New Project ，弹出新建工程对话框；3）在工程路径中单击“…”按钮，将工程指定到如下目录，单击确定。 Verilog 使用者：E: \01. ISE9.1\xupv2pro \labs\ verilog\lab1 VHDL 使用者：E: \01. ISE9.1\xupv2pro \labs\vhdl\lab1 4）在工程名称中输入 Flow_lab，点击 Next 按钮，弹出器件特性对话框。器件族类型（Device Family）选择“Virtex2P”，器件型号（Device）选“XC2VP30 ff896 -7”，综合工具（Synthesis Tool）选“XST (VHDL/Verilog)”，仿真器（Simulator）选“ISE Simulator”，如图所示。5）单击 Next 按钮，弹出创建新资源（Create New Soure）对话框，可以使用这个对话框来创建新的 HDL 资源文件，或者也可以创建工程后，新建 HDL 资源文件；6）单击 Next 按钮，弹出添加存在资源对话框；（2） 添加 HDL 资源文件 1） 点击 Add Source 按钮，指向 E:\01. ISE9.1\KCPSM3\VHDL（Verilog）活页夹下，选择 kcpsm3_int_test 和 kcpsm3 文件，单击 Open 按钮；单击 Next 按钮，弹出工程信息后单击 Finish 按钮；单击 OK 按钮（3） 配置一个应用程序完成设计 1）打开 E:\01. ISE9.1\KCPSM3 目录下的 Assembler 文件夹。2） 用文件编辑器打开 int_test.psm 文件，浏览一下代码，此档就是设计者编写和输入的源文件； 3） 在开始菜单中的所有程序的附件，点击命令提示符，使用 cd 命令指向汇编编译器的目录下，输入 kcpsm3 int_test.psm 命令； 4）执行完命令后，会看到在 Assembler 下生成了一些文件，其中包括 VHDL (int_test.vhd) 和 Verilog (int_test.v)，这就是汇编编译系统把编写的汇编源文件 int_test.psm 自动生成用于程序内存的 VHDL/Verilog 格式文件，以用于综合和仿真。 5）在 ISE Project Navigator，点击 Project －－ Add Copy of Sour