华科数电ch04C.pptVIP

74138集成译码器Verilog HDL建模 74138集成译码器Verilog HDL建模 74151的Verilog HDL 建模 module CT74151(C,B,A,EN,D7,D6,D5,D4,D3,D2,D1,D0,Y,W); input C,B,A,EN,D7,D6,D5,D4,D3,D2,D1,D0; output Y,W; reg Y; always begin if (EN == 0) begin case ({C,B,A}) b000 : Y = D0; b001 : Y = D1; b010 : Y = D2; b011 : Y = D3; b100 : Y = D4; b101 : Y = D5; b110 : Y = D6; b111 : Y = D7; endcase end else Y = 0; end assign W = ~Y; endmodule 4 位数值比较器74LS85的Veirlog HDL建模 module CT7485(A3,A2,A1,A0,B3,B2,B1,B0, ALBI,AEBI,AGBI,ALBO,AEBO,AGBO); input A3,A2,A1,