微机原理第三章8086微处理器结构.pptVIP

第三章　8086/8088微处理器结构 内容摘要: 3.1 8086/8088 微处理器的内部结构 1．8086/8088 CPU是16位的第三代微处理器 3.1.1 8086/8088 的功能结构 一、8086/8088 CPU内部结构 3.1.1 8086/8088 的功能结构 二、执行单元EU和总线接口单元BIU 3.1.1 8086/8088 的功能结构 二、执行单元EU和总线接口单元BIU 3.1.2 8086/8088 的寄存器结构 一、通用寄存器组 3.1.2 8086/8088 的寄存器结构 二、段寄存器 表3.1 通用寄存器的隐含使用 三、标志寄存器 FR 3.1.2 8086/8088 的寄存器结构 四、指令指针寄存器 IP 3.2 8086/8088 微处理器的存储器结构 3.2.1 存储器的组成 3.2.1 存储器的组成 一、存储器的组成 二、8086 CPU 对存储器的访问 8086 系统允许一次读/写一个字节，也允许一次读/写一个字。 二、8086 CPU 对存储器的访问 四、规则字和非规则字 3.2.2 存储器的分段 一、划分逻辑段 3.2.2 存储器的分段 二、段首地址的确定 3.2.2 存储器的分段 三、段内地址的确定 对于任何一个物理地址来说，可以唯一地被包含在逻辑段中，也可以包含在多个相互重叠的逻辑段中，只要能得到它所在段的首地址和段内的相对地址，就可对它进行访问 3.2.3 物理地址和逻辑地址 一、物理地址 3.2.3 物理地址和逻辑地址 三、物理地址的形成：它是由逻辑地址变换得来的。 逻辑地址来源 1．代码段寻址 2．堆栈段寻址 3．数据段寻址 4．扩展段寻址 3.2.4 堆栈 ★ 堆栈是在存储器中定义的一个堆栈段（特殊存储区域） ★ 同其它逻辑段一样，容量达 64KB（在 1MB 存储空间中） 3.3 8086 微处理器的引脚信号和总线形成 3.3.1 最小方式的引脚定义 3.3.1 最小方式的引脚定义 8086 CPU 的内部各功能部件之间的相互连接图 3.3.1 最小方式的引脚定义 一、两种工作模式 3.3.1 最小方式的引脚定义 二、引脚 3.3.1 最小方式的引脚定义 S4、S5的状态组合 3.3.1 最小方式的引脚定义 3.3.1 最小方式的引脚定义 3.3.1 最小方式的引脚定义 3.3.1 最小方式的引脚定义 3.3.1 最小方式的引脚定义 3.3.1 最小方式的引脚定义 3.3.3 8086 的两种模式的总线形成 为了适应各种不同的使用场合，8086/8088 系统有两种配置方式。 3.3.3 8086 CPU 的两种模式的总线形成 一、最小模式的总线形成：是以 8086 为主体的单机系统 一、最小模式的总线形成 1．8282/8283 地址锁存器： 带有三态缓冲器的 8 位通用数据锁存器 ★ 8282/8283 二者的区别仅在于８位输入/输出信号是同相/反相。☆ STB 选通脉冲高电平有效，锁存器中的Ｄ触发器的输入端的 （８位）数据信息被锁存到锁存器中。 ☆ OE 有效，锁存器中的数据输出；OE 无效，输出端呈高阻状态。 最小模式系统的原理图 2．8286/8287 总线收发器： 是为数据总线接口设计的三态输出 8 位双向数据缓冲器 ★ 在 CPU 的 AD0-AD15 和数据总线之间须接人双向总线缓冲器， 提高数据总线的驱动能力 ★ 控制信号：传送方向控制信号Ｔ、输出允许信号OE。 ★ 8286 和 8287 两者的区别： 最小模式系统的原理图 3．8088 CPU 构成的最小模式系统 其与 8086 最小模式系统区别甚小 3.3.3 8086 CPU 的两种模式的总线形成 二、最大模式的总线形成 3.3.3 8086 CPU 的两种模式的总线形成 最 大 模 式 的 总 线 形 成 3.4 8086 CPU 的总线时序 ★ 一个微型机系统要完成各种任务，必须同存储器或 I/O 设备进行各种操作，这些操作都是通过系统外部总线来 完成，是一些最基本的操作。 ★ 完成一次操作所需的时间称为：总线周期 ★ 本节讲解以下几项 8086 的主要操作： 　1．总线周期的概念； 　2．系统的复位和启动操作（的总线周期）； 　3．总线操作（的总线周期）； 　4．中断操作（的总线周期）； 　5．最小工作模式下的总线请求（总线周期） ； 　6．最大工作模式下的读/写操作（的总线周期）。 3.4 8086 CPU 的总线时序 3.4 8086 CPU 的总线时序 一、总线周期： 二、系统的复位和启动操作（总线周期） ★ 复位和启动操作是在RESET引脚上