重庆大学计算机硬件技术模拟题1.docVIP

选择题 每题一分 1．80486CPU在响应中断时将如下内容顺序压入堆栈（ A ） A. F、CS、IP B. F、IP、CS C. CS、IP、F D. IP、CS、F 2．管理56级可屏蔽中断，需要8259的芯片数目为（ B ） A. 4片 B. 8片 C. 1 0片 D. 9片 3．某RAM芯片有8Kx8位的容量，它的片内地址选择线和数据线分别是（ B ） A. A0~A13 和D0~D15 B. A0~A12 和D0~D7 C. A0~A13 和D0~D7 D. A0~A12 和D0~D15 4．机器字长为16位，一个机器数为94B9H，当分别将其视为无符号数和带符号数时，其对应的十进制真值分别为（ D ） A. 38073，－2745 B. 38073，－27464 C. 2745，－2745 D. 38073，－27463 5．8255A引脚信号WR=0, CS=0, A1=1, A0=1时，表示（ C ） A. CPU向数据口写数据 B. CPU读8255控制口 C. CPU向控制口送控制字 D. 无效操作 6．设SS=6000H, SP=1000H, AL=09H, AH=12H, DX=0FF34H. 现要求把DX和AX的内容压入堆栈，哪个图中堆栈内容是正确的（C） 60000H SS 60000H SS 60000H SS 60000H SS 60001H 60001H 60001H 60001H : : : : 60FFCH SP 60FFCH SP 60FFCH SP 61000H 60FFDH 60FFDH 60FFDH 61001H 60FFEH 60FFEH 60FFEH 61002H 60FFFH 60FFFH 60FFFH 61003H 61000H 61000H 61000H 61004H SP A B C D 7. 主存和CPU之间增加高速缓存的目的是（ D ） A．解决CPU与外存之间的速度匹配 B. 既扩大内存容量，有提高存取速度 C. 扩大内存容量 D. 解决CPU与主存之间的速度匹配 8．若在数据段定义：NUM1 DW ‘5D’, 则在NUM1单元存放的值为（ A ） A. 3544H B. 4435H C. D. 9. 运算器由许多部件组成，其核心部分是（ C ） A. 数据总线 B. 累加器 C. 算术逻辑单元 D. 多路开关 10．80486CPU的INTR引脚输入的信号属于（ B ）类型的中断请求信号 A. 非屏蔽中断 B. 可屏蔽中断 C.软件中断 D.内部中断 二、判断改错题（判断下列各小题是否正确，如正确请打“√”错误打“×”，并请说明原因。每小题1分，共10分） 1．微处理器在实际运行中大部分时间都用于对存储器访问，存储器的形式在很大程度上决定了微型计算机的性能。( T ) 2．微型计算机系统中内存与外设之间的数据传送只能在CPU的控制下完成（ F ） DMA 3．DRAM定时刷新电路的主要作用是要写入新的信息。（ F ）维持原信息 4．将中断类型号乘以8，可以得到中断向量的存放地址。（ F ） 5．多个外设可以通过8259A中断控制器用一条中断请求线向CPU发出中断请求。（ T ） 6．80x86CPU的段寄存器是专门用于存放段基址的。（ F ）段选择符 7．JMP DX （ T ） 8．所有算术运算类指令均要影响标志寄存器的内容。（ F ）(P60) 9. 8259A中设置中断屏蔽寄存器是为了改变各个中断的优先级。（ F ） 10．段空间的大小与段地址无关。（ T ） 三、简答题