2ASK数字信号频带传输.doc

下载文档 降价啦

4
0
约 6页
2016-08-24 发布于浙江
举报
版权申诉
保障服务

2ASK数字信号频带传输.doc

1、本文档共6页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

2ASK数字信号频带传输

2ASK调制 library ieee; use ieee.std_logic_arith.all; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity PL_ASK is port(clk:in std_logic; start:in std_logic; x:in std_logic; y:out std_logic); end PL_ASK; architecture behav of PL_ASK is signal q:integer range 0 to 3; signal f:std_logic; begin process(clk) begin if clkevent and clk=1 then if start=0 then q=0; elsif q=1 then f=1;q=q+1; elsif q=3 then f=0;q=0; else f=0;q=q+1; end if; end if; end process; y=x and f; end behav; ： 2ASK解调 library ieee; use ieee.std_logic_arith.all; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity PL_ASK2 is port(clk:in std_logic; start:in std_logic; x:in std_logic; y:out std_logic); end PL_ASK2; architecture behav of PL_ASK2 is signal q:integer range 0 to 11; signal xx:std_logic; signal m:integer range 0 to 5; begin process(clk) begin if clkevent and clk=1 then xx=x; if start=0 then q=0; elsif q=11 then q=0; else q=q+1; end if; end if; end process; process(xx,q) begin if q=11 then m=0; elsif q=10 then if m=3 then y=0; else y=1; end if; elsif xxevent and xx=1 then m=m+1; end if; end process; end behav;