第六章时序逻辑电路07.pptVIP

6.2 时序电路的分析方法 1.根据逻辑图写出时序电路的输出方程和各触发器的激励（输入）方程。 ⑤ 逻辑功能分析 当外部输入X=0时，状态转移按00→01→10→11→00→…变化，实现模4加1计数器功能。 6.3 同步时序电路的设计过程 同步时序电路的设计步骤: 1)根据编码状态表填出次态卡诺图和输出卡诺图; 2)根据卡诺图分别写出输出函数和各触发器的状态方程； 3)将求得的状态方程与触发器的特征方程比较后，导出激励方程； 4)检查自启动； 5)根据激励方程和输出方程画出逻辑电路图。 Design a Mealy system whose output is 1 iff the input has been 1 for three consecutive clocks, but inputs are nonoverlapping. (That means that a 1 input can only be used toward one 1 output.) Example 4: Design the state table of a auto sales machine for 80-cents stamps . 6.3.3 状态化简 两个状态等价的条件： 第一，在相同的输入的条件下都有相同的输出； 第二，在相同的输入的条件下次态满足下列三种情况之一： （1）次态相同； （2）次态交错；（3）次态互为隐含条件。 例1，化简以下状态表。 梯形表化简法 例2，化简以下状态表。 6.3.4 状态分配（略） 0 0 0 0 0 1 0 1 0 1 C B E D A D A B A B A B C D E Z x=0 x=1 Qn+1 x=0 x=1 Q D A B 0 1 E A B 0 1 0 0 0 0 0 1 0 1 C B D D A D A B A B C D Z x=0 x=1 Qn+1 x=0 x=1 Q 化简状态表 直观化简法 0 0 0 0 0 1 0 1 0 1 C B E D A D A B A B A B C D E Z x=0 x=1 Q* x=0 x=1 Q CE BD BD BD B C D E A B C D CE BD BD BD B C D E A B C D 1 1 0 0 1 0 B D D F D A D E B C C D A B C D E F Z Qn+1 x=0 x=1 Q CD BD DF CD AD AE CD DE BD CF B C D E F A B C D E 1 1 0 1 B C-D C-D F C-D A-E C-D C-D A-E B C-D F Z Qn+1 x=0 x=1 Q 西安电子科技大学国家级精品课程数字电路与系统设计 时序电路的逻辑功能描述方法 1.状态方程 2.状态图 3.状态表 4.时序图 时序电路的分析方法 时序电路的设计方法 第六章 时序逻辑电路 本章主要内容 　　 6.1 时序逻辑电路的分类 触发器 组合电路 clock 外输出 外输入 触发器输入 状态（触发器输出） Mealy型:电路的外输出Z=f[x1