第1.3章 EDA技术概述.ppt

第1章 EDA技术概述 Quartus II集成开发工具 1.5 Quartus II集成开发工具功能介绍 1、Quartus II窗口功能介绍 2、Quartus II的优化设置 3、Quartus II的时序分析设置 4、基于宏功能模块的设计 1、Quartus II窗口功能介绍 1、Quartus II窗口功能介绍 波矢量编辑窗口 ⑵. 分析与综合设置 综合编译报告 4、管脚分配 管脚分配窗口 管脚分配如图 不需要的管脚定义为三态输入 5、芯片配置或下载 5、芯片配置或下载 5、芯片配置或下载 两种下载模式关系 6 、 基于宏功能模块的设计 ⑵ 计数器模块 (5) RAM存储器设计 生成一个新的宏模块 设置输出文件的类型、目录和名字 定制RAM模块的数据宽度和深度 指定RAM模块的初始化数据文件 (6) FIFO缓存器设计 用MegaWizard Plug-in Manager工具定制FIFO模块 定制FIFO模块的端口 设定速度优先还是面积优先 FIFO模块的功能仿真波形图（Quartus Ⅱ） 1、 Quartus II原理图设计 1.1 基于Quartus II软件，用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。 。 1.2 基于Quartus II软件，用7490设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。设计过程如下： （1）先用Quartus II的原理图输入方式，用7490连接成包含进位输出的模60的计数器，并进行仿真，如果功能正确，则将其生成一个部件； （2）将7490连接成模12的计数器，进行仿真，如果功能正确，也将其生成一个部件； （3）将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒，计满12小时后系统清0重新开始计时。 （4）在实现上述功能的基础上可以进一步增加其它功能，比如校时功能，能随意调整小时、分钟信号，增加整点报时功能等。 习 题 3 1.3 基于Quartus II软件，用74161设计一个模99的计数器，个位和十位都采用8421BCD码的编码方式设计，分别用置0和置1两种方法实现，完成原理图设计输入、编译、仿真和下载整个过程。 1.4 基于Quartus II软件，用7490设计一个模71计数器，个位和十位都采用8421BCD码的编码方式设计，完成原理图设计输入、编译、仿真和下载整个过程。 1.5 基于Quartus II，用74283（4位二进制全加器）设计实现一个8位全加器，并进行综合和仿真，查看综合结果和仿真结果。 习 题 3 1.6 基于Quartus II，用74194（4位双向移位寄存器）设计一个序列产生器电路，进行编译和仿真，查看仿真结果。 1.7 基于Quartus II软件，用D触发器和适当的门电路实现一个输出长度为15的m序列产生器，进行编译和仿真，查看仿真结果。 习 题 1.8 采用Quartus II软件的宏功能模块lpm_counter设计一个模为60的加法计数器，进行编译和仿真，查看仿真结果。 1.9 采用Quartus II软件的宏功能模块lpm_rom，用查表的方式设计一个实现两个8位无符号数加法的电路，并进行编译和仿真。 1.10 先利用LPM_ROM设计4位×4位和8位×8位乘法器各一个，然后用Verilog语言分别设计4位×4位和8位×8位乘法器，比较两类乘法器的运行速度和资源耗用情况。 1.11 用数字锁相环实现分频，假定输入时钟频率为10MHz，想要得到6MHz的时钟信号，试用altpll宏功能模块实现该电路。 习 题 ⑴ 为本项工程设计建立文件夹 ⑵ 输入设计项目和存盘 元件输入对话框 ⑶. 将设计项目设置成可调用的元件 将所需元件全部调入原理图编辑窗并连接好 ⑷. 设计全加器顶层文件 连接好的全加器原理图f_adder.bdf ⑸. 将设计项目设置成工程和时序仿真 f_adder.bdf工程设置窗 ⑸. 将设计项目设置成工程和时序仿真 加入本工程所有文件 算数运算模块库 参数化乘法器lpm_mult宏功能模块的基本参数表 ⑴ 乘法器模块lpm_mult ①调用lpm_mult 在图形输入窗口中插入如图模块，按提示输入相关设置即可得到一个乘法器： ②lpm_mult参数设置 输入输出位宽设置 乘法器类型设置 ③编译仿真 8位有符号乘法器电路 功能仿真波形 计数器输出端口宽度和计数方向设置 控制计数器计数方向 计数器模和控制端口设置 控制计数长度 由输出位数决定计数长度 控制时钟使能和进位端口设置 更多控制端口设置 模24方向可控