微机原理第一章CPU总结.docVIP

微机原理--第一章 2015/01/14 Fio出版 ※为重点理解部分 1.微处理器的基本结构 微处理器由控制器、运算器、寄存器组及片内总线等部分组成。 1）控制器：又称指令控制部件。 功能：提取指令、识别翻译指令代码，安排操作次序，向计算机各部件发出适当的操作信号，指挥计算机有条不紊地工作。 组成：由指令寄存器、指令译码器、程序计数器（或指令指针）及相应的控制电路组成。 2）运算器 功能：根据指令完成指定的算术或逻辑运算，以及移位循环等操作。 组成：由算术逻辑部件ALU（Arithmetic Logic Unit）、累加器及标志寄存器组成 3）寄存器组 功能：包括若干不同功能的寄存器，协助算术逻辑单元ALU及控制器工作。 组成：各种处理器的寄存器组不尽相同，但至少有以下六类寄存器：指令寄存器IR，程序计数器PC，地址寄存器AR，缓冲寄存器DR，累加寄存器AC，状态标志寄存器 PSW ※微处理器的主要性能指标 1）字长：CPU一次所能处理的二进制数的位数，一般等于CPU数据总线的宽度；字长越长，运算精度越高；速度越快；性能越高；CPU的字长有8位、16位、32位和64位。 2）寻址范围：CPU能够直接存取数据的内存地址范围，由CPU地址总线的宽度决定。 n为地址总线根数——寻址范围0～2n。 16根： 216 64K 20根： 220 1024K＝1M（00000H~FFFFFH） 24根： 224 16M 32根： 232 4096M 4G 3）主频：CPU的主时钟频率（简称主频）是CPU的内部工作频率，是用来表示CPU工作速度的重要指标，也是影响其运算速度的一个重要因素。主频越高，速度越快。 3.※ 8086CPU的内部结构 －EU和BIU的组成 1）执行单元EU（Execution Unit） 功能：负责指令的执行，从BIU的指令流队列中取指令，分析指令和执行指令 组成： 算术逻辑单元（ALU）：用于算术、逻辑运算，并且按指令的寻址方式，计算出寻址单元地址的16位偏移量。 标志寄存器FLAGS：用于反映CPU运算的状态特征以及存放控制标志。 寄存器阵列：包括4个16位通用寄存器AX、BX、CX、DX；4个专用寄存器，指针寄存器SP、BP和变址寄存器SI、DI。 数据暂存器：协助ALU完成运算，暂存参加运算的数据。 EU控制电路：包括控制、定时与状态逻辑电路，根据指令译码形成各种定时控制信号，对EU的各个部件实现的定时操作。 2）总线接口单元BIU（Bus Interface Unit） 功能：负责CPU与存储器或CPU与I/O设备之间传送数据和指令 组成： 4个16位段寄存器，CS，DS，SS，ES；1个16位指令指针IP；1个指令流队列；20位地址加法器；总线控制电路 “指令的流水线”结构 1）自动取指令：每当8086的指令队列中有2个空字节，同时EU也未要求BIU进入存取操作数的总线周期，BIU就会自动从内存单元中顺序取出指令字节，并填满指令队列。 2）并行执行：同时，EU从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。当指令队列已满，而且EU对BIU又无总线访问请求时，BIU便进入空闲状态。 3）执行转移、调用和返回指令时，下面执行的指令不是内存中紧接的指令，顺序装入指令队列中的前4个字节失去作用。这时，CPU自动清除指令队列中原有内容，并从新的地址单元取出指令，立即送EU执行；然后，自动取出后续指令填满指令队列。 指令流队列——取指令、分析和执行指令并行工作，减少CPU为取指令等待的时间，提高CPU的效率，加快了整机的运行速度。另外也降低了对存储器存取速度的要求。 ※寄存器阵列与FLAGS 、IP、段寄存器 指令指针：IP，下一条指令地址：CS:IP，堆栈栈顶：SS:SP 1）寄存器阵列： 通用寄存器 AX、BX、CX、DX 当作为8位寄存器使用时，任一个16位寄存器都可以分为高低字节，分别命名为AH、AL，BH、BL，CH、CL，DH、DL。其中XH表示对应16位寄存器高8位，XL表示低8位。 隐含的特定用途：AX作为累加器，BX作为基址寄存器，CX作为计数寄存器，DX作为数据寄存器。 状态标志寄存器FLAGS: 6个状态标志位——反映算术或逻辑运算后结果的状态 CF：进位标志（carry） 当执行加法或减法运算时，最高位（字节运算时的D7位或字运算时的D15位）产生进位或借位时，则CF 1；否则，CF 0。此外，移位和循环指令的执行也会对CF产生影响 PF：奇偶标志（parity） 当操作结果中“1”的个数为偶数时，PF 1；否则，PF 0 AF：辅助进位标志（assistant） 当执行加法或减法运算后，如果结果低位字节的低4位向高4位有进位或借位，则AF置1；