基于VHDL的实用CPU创新设计报告范本.pptVIP

9.4.1 编辑仿真波形文件 9.4 CPU的时序仿真与实现 2．CPU的RTL电路结构图 STEP时序控制器的RTL电路图 9.4.2 16位CPU的调试运行 9.4 CPU的时序仿真与实现 9.4.3 应用嵌入式逻辑分析仪调试CPU 信号调入观察窗口 9.4 CPU的时序仿真与实现 9.4.4 对配置器件编程 ByteBlasterII接口AS模式编程窗口 EDA技术与VHDL 第9章 基于VHDL的实用CPU创新设计 9.1 顶层系统设计 9.1.1 16位CPU的组成结构 图9-1 16位CPU结构框图 2. 顶层文件的原理图设计 图9-2 CPU顶层结构图（详细内容浏览） （1） 运算器ALU 运算器ALU的功能 9.2 基本硬件系统设计 Sel 输入 操作 说明 0000 C=A 通过PASS 0001 C=A AND B 与 0010 C=A OR B 或 0011 C=NOT A 非 0100 C=A XOR B 异或 0101 C=A + B 加法 0110 C=A – B 减法 0111 C=A + 1 加1 1000 C=A – 1 减1 1001 C=0 清0 （1） 运算器ALU 运算器ALU结构图 9.2 基本硬件系统设计