基于测频原理的频率计报告范本.docx

课程设计任务书 学生姓名： 王耀辉 专业班级： 通信1304 指导教师： 陈适 工作单位： 信息工程学院 题 目: 采用测频原理的数字频率计 初始条件：VHDL硬件描述语言，ISE Design Suite开发环境，Modelsim SE仿真环境 要求完成的主要任务: 1. 采用测频法，设计一个4位十进制数字显示的数字频率计 2. 其测量的范围为1~9999KHz 课程设计进度安排 序 号 阶段内容 所需时间 1 方案设计 1天 2 软件设计 2天 3 系统调试 1天 4 撰写报告 1天 合 计 5天 指导教师签名： 年 月 日 系主任（或责任教师）签名： 年 月 日 目录 摘 要 1 Abstract 2 1. FPGA、VHDL及ISE概述 3 1.1 FPGA简介 3 1.2 VHDL 概述 3 1.3 ISE 5 2频率测量原理及方案 6 2.1设计要求 6 2.2 频率测量方法 6 2.2.1 时间门限测量法 6 2.2.2 标准频率比较测量法 6 2