Interface7.ppt

* 【例题7-6】 IBM PC/XT中定时器/计数器芯片8253，其计数器0（CNT0）工作在方式3，GATE0固定为高电平，OUT0作为中断请求信号接至8259A中断控制器的IRQ0，作为定时中断，用于时钟的时间基准。 计数器1工作在方式2，GATE1固定为高电平，OUT1的输出作为定时（约15us）信号，用于刷新动态RAM，在2ms内可以有132次刷新（128次是系统的最低要求）。 计数器2工作在方式3，输出1KHZ的方波，作为扬声器的音频信号源，GATE2由8255的PB0控制，OUT2与8255的PB1相与，这样利用8255的PB0、PB1同时为高电平的时间来控制喇叭发长音还是发短音。 三个计数器的输入时钟频率一样，为F=1.19MHZ * 8253的端口地址为040H～043H，8255的端口地址为60H~63H，ROM－BIOS对8253的编程如下： 计数器0用于定时中断： MOV AL, ; OUT 43H, AL MOV AL, 0 ;计数初值为0000，即为 OUT 40H, AL OUT 40H, AL 计数器1用于动态RAM的刷新： MOV AL, OUT 43H, AL MOV AL, 18 ;计数初值为18，TCLK=NxTCLK，N=TCLKx FCLK=15X10-6X1.19X10106=17.55→18 OUT 41H, AL 计数器2用于产生1KHZ的方波送至扬声器发声，声响子程序为BEEP，入口地址为FFA08H： BEEP PROC NEAR MOV AL, OUT 43H, AL MOV AX, 1331 ;计数初值为1331 OUT 42H, AL MOV AL, AH OUT 42H, AL IN AL, 61H ;读取8255B端口 MOV AH, AL ;存在AH OR AL, 03H OUT 61H, AL ;输出至8255的B端口，使扬声器发声 SUB CX, CX ;设置延时参数 G7: LOOP G7 MOV BH, 0 DEC BX ;BL的值为控制长短声，BL＝6（长），BL＝1（短） JNZ G7 MOV AL, AH ;恢复8255B端口值，停止发声 OUT 61H, AL RET BEEP ENDP * 7.2 可编程并行I/O接口芯片8255A 并行I/O接口是实现并行通信的接口。并行通信就是把一个字符的各位同时传输，传输速度快，信息率高。Intel 8255A是一个通用的可编程并行I/O接口芯片，它有三个并行I/O口，可通过编程设置多种工作方式，价格低廉，使用方便，得到广泛的应用。 * 8255是一种通用的可编程并行接口芯片。它的内部结构框图如图7-12所示，包含数据总线缓冲器，端口A、B、C，A组和B组控制部件以及读/写控制逻辑四个部分。 图7-12 8255A内部结构框图 7.2.1 8255的功能结构 1．8255的内部结构 * （1）数据总线缓冲器 这是一个双向三态8位数据缓冲器，是8255与系统数据总线的接口。负责输入输出数据、向8255写入控制字、从8255读出外设状态信息等。 （2）端口A、B、C 三个8位端口：端口A，端口B和端口C，都可以通过编程设定为输入端口或输出端口。 端口A和端口B都有一个8位的输入锁存器和一个8位的输出锁存器，输入输出都具有数据锁存能力。 端口C有一个8位的输入缓冲器和一个8位的输出锁存器，端口C作为输入口时不能锁存数据；作为输出口时具有数据锁存能力。端口C可以按位操作。 （3）A组控制和B组控制 这两组控制逻辑电路接收来自CPU的控制字，控制两组端口的工作方式及读/写操作。A组控制端口A和端口C的高4位，B组控制端口B和端口C的低4位。 （4）读/写控制逻辑 读/写控制逻辑接收片选信号CS、地址信号A1、A0和控制信号RESET、WR和RD，控制8255的数据传送过程。 * 图7-13 8255A的引脚图 2．外部引脚 8255采用40脚双列直插封装，单一+5V电源。它的引脚功能如图7-13所示。 A1A0 0 0 端口A 0 1 端口B 1 0 端口C 1 1 控制端口 PA