wjjs8-2.pptVIP

8.3 可编程定时器/计数器8253-5（PIT） 又叫“可编程间隔定时器”，可实现延时控制、定时和计数。 计数和定时信号的产生可采用三种方法： 1.、硬件的计数器/定时器，不占用CPU的时间，可多任务并行工作。 1）固定的数字逻辑电路实现：通用性和灵活性差； 2）可编程的：灵活性好，较通用。 2、软件实现：通用性和灵活性好。 8.3.1 可编程定时器/计数器的工作原理 如图8-20， 控制寄存器（可写） 计数初值寄存器CR（可写） 计数执行单元CE 计数输出锁存器OL（可读） 状态寄存器（可读） 计数器：由设置的计数初值，在门控脉冲GATE控制下，对CLK脉冲开始减1计数，当减到0，输出一个信号OUT，并置状态寄存器，供查询用。此信号可启动I/O操作或作为中断请求。  定时器：由设置的计数初值，在门控脉冲GATE控制下，对CLK脉冲开始减1计数，当减到0，输出一个脉冲，再从初值减1计数，连续输出一系列定时间隔的脉冲，间隔Tout Tclk*计数初值N 或Fout Fclk/N）。 通过控制寄存器可设置多种工作方式。 8、3、2 8253-5的结构和功能 计数速率可达2.6MHz,可编程设置6种工作方式. 适用于: 1、方波频率发生器 2、分频器 3、实时时钟 4、事件计数器 5、程控单脉冲发生器 结构 结构框图及引脚排列如图8-21， 1、与CPU的连接信号： D7~D0：双向数据线。 RD-、WR-：读、写信号 CS-：片选信号，由A2~A15译码产生 A0、A1：片内寄存器寻址，选择3个计数器和控制寄存器。 2、结构 1）3个计数器：结构相同、工作独立，工作方式由控制字设定。  包括：16位的计数初值寄存器CR（可写）、计数执行单元CE（减法计数寄存器）和计数输出锁存器OL（可读）；8位的控制寄存器。 有三条信号线： 计数输入CLK：输入定时基准和计数脉冲； 输出信号OUT：指示计数完成，输出脉冲波形； 门控输入GATE：允许/禁止计数、启动/停止计数。起输出信号的同步作用（参见表8-10） 2）数据总线缓冲器：写控制字、装入计数初值和读取计数值。  3）读写逻辑：有A1、A0、CS-、RD-、WR-组合决定功能，见表8-5。 4）控制字（工作方式）寄存器：由A1A0 11选中。规定第一次写入为控制字，此后写入为命令。 3、控制字寄存器的格式：见表 8、3、3 8253-5的工作方式 一、规定： 1）控制字写入时，立即复位； 2）写计数初值后，到下一个时钟下降沿才开始计数； 3）对于给定的方式，对GATE的触发方式有具体的规定： 电平触发：在时钟脉冲上升沿对门控信号电平进行采样，GATE至少保持一个Tclk宽度；  上升沿触发：门控脉冲上升沿使边沿触发器置位，在下一个时钟脉冲上升沿被采样，GATE可很窄，可正脉冲也可负脉冲。 4）OUT波形都是在CLK的下降沿产生电平的变化。 二、六种方式 设计数初值N 4，如图... 1、方式0——计数结束中断 GATE 0，计数器停止计数，GATE 1，重新开始计数，直到计数结束，OUT为高电平，再次启动要重新输入计数值，GATE不影响OUT电平。 2、方式1——硬件可重触发单稳态方式 基本和方式0相似，但输出单稳态是用GATE上升沿重触发的，OUT低电平宽度等于计数时间（NTclk）。 3、方式2——速率发生器（分频方式） 输出的负脉冲宽度等于Tclk（简写为T），频率是CLK的N分之一，GATE为低电平时停止计数。 4、方式3——方波方式 输出的负脉冲宽度等于NT/2，频率是CLK的N分之一，GATE为低电平时停止计数。  若输入计数初值时偶数，则OUT在计数前一半为高，后一半为低电平； 若输入计数初值时奇数，则OUT在（N+1）T/2前为高，后（N-1）T/2为低电平。 5、方式4——软件触发选通方式 基本同方式0，但计数结束输出一负脉冲，宽度为T，每次靠软件设置计数初值才能计数，GATE为低电平时停止计数，但OUT不变。 6、方式5——硬件触发选通方式 基本同方式1，但计数结束输出一负脉冲，宽度为T，用软件设置一次计数初值后，每次要靠门控脉冲上升沿选通才能计数。 8、3、4 8253-5的初始化 一、写入方式控制字 用OUT指令，地址：CS- 0，A1A0 11 二、写入计数初值 按控制字中的RL1RL0的规定写，可8位或16位，若为16位，要分两条输出指令；且要满足BCD位的规定。 用OUT指令，地址：CS- 0， A1A0 00 计数器0 01 计数器1 10 计数器2  三、读计数值 有两种方法： 1、直接读计数器端口 先用GATE无效或阻断时钟输入，以保证稳定读出。 用IN指令，地址：同二。 2、锁存计数器的当前计数值 1）锁存命