- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
K60N512程序设计参考文档胡
1 ad
K60内部ADC模块的转换时间的计算
分类: 单相故障选线装置2012-03-22 17:48 107人阅读 评论(0) 收藏 举报
AD采样转换时间的测试,转换时间计算公式如下:
conversionTime=SFCAdder+AverageNum*(BCT+LSTAdder+HSCAdder);
方案一,最短的16位单工采样转换时间
最快的转换时间为输入时钟为总线时钟bus_clock(48MHZ),即ADICLK=00,(注:K60N512内部集成的高性能的AD模块转换精度为16位,最高时钟频率为50MHZ)。分配比率为1,ADIV=00,即ADCK=bus_clock。硬件平均因子取1,不采用硬件均值功能,即AVGE=0。基本转换时间16位单工。短时间采样,即ADLSMP=0。不采用高速转换时间,即ADHSC=0。
5*ADCK+5*bus_clock+25*ADCK=35/48*10-6s=0.73us
(从计算公式上看,采样时间如果再短点,就必须调整采样精度了,10位的单工模式下采样时间为0.63us)
方案二,
分配比率为1,ADIV=00,即ADCK=bus_clock。硬件平均因子取1,不采用硬件均值功能,即AVGE=0。基本转换时间16位单工。长时间采样,即ADLSMP=1,ADLSTS=11。不采用高速转换时间,即ADHSC=0。
3*ADCK+5*bus_clock+25*ADCK+2*ADCK=35/48*10-6s=0.73us
方案三,
分配比率为2,ADIV=01,即ADCK=0.5*bus_clock。硬件平均因子取1,不采用硬件均值功能,即AVGE=0。基本转换时间16位单工。长时间采样,即ADLSMP=1,ADLSTS=11。不采用高速转换时间,即ADHSC=0。
3*ADCK+5*bus_clock+25*ADCK+2*ADCK=65/48*10-6s=1.35us
方案四,
分配比率为1,ADIV=00,即ADCK=bus_clock。硬件平均因子取4,采用硬件均值功能,即AVGE=1。基本转换时间16位单工。长时间采样,即ADLSMP=1,ADLSTS=11。不采用高速转换时间,即ADHSC=0。
3*ADCK+5*bus_clock+4*(25*ADCK+2*ADCK)=116/48*10-6s=2.42us
方案五,
分配比率为1,ADIV=00,即ADCK=bus_clock。硬件平均因子取1,不采用硬件均值功能,即AVGE=0。基本转换时间16位单工。长时间采样,即ADLSMP=1,ADLSTS=11。采用高速转换时间,即ADHSC=1。
3*ADCK+5*bus_clock+25*ADCK+2*ADCK+2*ADCK=37/48*10-6s=0.77us
方案六,
分配比率为1,ADIV=00,即ADCK=bus_clock。硬件平均因子取1,不采用硬件均值功能,即AVGE=0。基本转换时间16位单工。长时间采样,即ADLSMP=1,ADLSTS=00。不采用高速转换时间,即ADHSC=1。
3*ADCK+5*bus_clock+25*ADCK+20*ADCK=53/48*10-6s=1.1us
通过给AD通道输入5/2.2V的电压时,方案二的的采样值和输入值最接近。
K60内部AD性能
分类: AD芯片2012-07-17 11:18 139人阅读 评论(1) 收藏 举报
对ADC性能的测试。在验证的时候发现ADC模块的精度和AD转换时间的选取有关系。初步验证的结果是选取的转换时间越长,其转换精度越高。(初始条件为ADC转换时钟为48MHZ,输入信号为直流)。
测试时间1:ADIV_8,ADLSTS_20,AVGS_32即t=251us
251us的AD转换时间,精度大约为20mv(公司的程序);
测试时间2:ADIV_1,ADLSTS_2,AVGS_4即t=2.583us
2.583us的AD转换时间,精度大约为50mv;
测试时间3:ADIV_1,ADLSTS_20,AVGS_1即t=1.14583us
1.14583us的AD转换时间,精度大约为60mv;
测试时间4:ADIV_1,ADLSTS_2,AVGS_1即t=0.73us
0.73us的AD转换时间,精度大约为80mv。
(见excel里的数据分析)。
在仔细阅读K60的ADC电气性能参数:
以上ADC电气参数可以说明ADC转换精度与ADC的时钟频率有关。频率越高,ADC的转换有效位就越小。在一个周期采128个点,即所有的转换时间必须在20/128ms=156.25us之内完成,AD采样18路,计算AD的最大转换时间:156.25/18=8.6505us-5us(余量)=3.650
文档评论(0)