第七章_状态机设计1.pptVIP

7.7 硬件数字技术排除毛刺 7.7.2 逻辑方式去毛刺 7.7 硬件数字技术排除毛刺 7.7.2 逻辑方式去毛刺 7.7 硬件数字技术排除毛刺 7.7.3 定时方式去毛刺 接上页 * WHEN st4= IF DATAIN = 1 THEN Q = 11101 ; ELSE Q=01101 ; END IF ; WHEN OTHERS = Q=00000 ; END CASE ; END PROCESS COM1 ; END behav; 接上页 7.3 Mealy型有限状态机的设计 接下页 7.3 Mealy型有限状态机的设计 接上页 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 接下页 7.3 Mealy型有限状态机的设计 接上页 7.3 Mealy型有限状态机的设计 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.5 状态编码 7.5.1 状态位直接输出型编码 典型应用为计数器实现，将状态编码直接输出作为控制信号，但要求对状态机各状态的编码作特殊的选择，以适应控制时序的要求。又称为直接输出型状态机 7.5 状 态 编 码 7.5.1 直接输出型编码 接下页 7.5 状 态 编 码 7.5.1 直接输出型编码 接上页 7.5 状 态 编 码 7.5.1 直接输出型编码 7.4.2 顺序编码 表7-3 编码方式 【例7-8】 ... SIGNAL CRURRENT_STATE,NEXT_STATE: STD_LOGIC_VECTOR(2 DOWNTO 0 ); CONSTANT ST0 : STD_LOGIC_VECTOR(2 DOWNTO 0) := 000 ; CONSTANT ST1 : STD_LOGIC_VECTOR(2 DOWNTO 0) := 001 ; CONSTANT ST2 : STD_LOGIC_VECTOR(2 DOWNTO 0) := 010 ; CONSTANT ST3 : STD_LOGIC_VECTOR(2 DOWNTO 0) := 011 ; CONSTANT ST4 : STD_LOGIC_VECTOR(2 DOWNTO 0) := 100 ; BEGIN CASE current_state IS WHEN st0 = next_state = st1; WHEN st1 = next_state = st2; WHEN st2 = IF (STATUS=1) THEN next_state = st2; ELSE next_state = st3; END IF ; WHEN st3= next_state = st4; WHEN st4= next_state = st0; WHEN OTHERS = next_state = st0; END CASE ; END PROCESS COM1 ; COM2: PROCESS(current_state) --输出控制信号的进程 BEGIN CASE current_state IS WHEN st0= CS=1; A0=1;RC=1;LOCK=0; --初始化 WHEN st1= CS=0; A0=0;RC=0;LOCK=0; --启动12位转换 WHEN st2= CS=0; A0=0;RC=0;LOCK=0; --等待转换 WHEN st3= CS=0; A0=0;RC=1;LOCK=0; --12位并行输出有效 WHEN st4=